EDA技术与Verilog HDLPDF|Epub|txt|kindle电子书版本网盘下载

EDA技术与Verilog HDLPDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 EDA技术概述1

1.1 EDA技术1

1.2 EDA技术应用对象2

1.3常用HDL和Verilog HDL3

1.4 EDA技术的优势5

1.5面向FPGA的EDA开发流程6

1.5.1设计输入6

1.5.2综合7

1.5.3适配（布线布局）9

1.5.4仿真10

1.5.5 RTL描述10

1.6可编程逻辑器件11

1.6.1 PLD的分类11

1.6.2 PROM可编程原理12

1.6.3 GAL14

1.7 CPLD的结构与可编程原理15

1.8 FPGA的结构与工作原理18

1.8.1查找表逻辑结构18

1.8.2 Cyclone Ⅲ系列器件的结构原理19

1.9硬件测试技术22

1.9.1内部逻辑测试22

1.9.2 JTAG边界扫描测试22

1.10编程与配置23

1.11 Quartus Ⅱ24

1.12 IP核25

1.13 EDA的发展趋势26

习题27

第2章 Verilog程序结构与数据类型29

2.1 Verilog程序结构29

2.1.1 Verilog的模块的表达方式30

2.1.2 Verilog模块的端口信号名和端口模式30

2.1.3 Verilog信号类型定义31

2.1.4 Verilog模块功能描述32

2.2 Verilog数据类型32

2.2.1 net网线类型33

2.2.2 wire网线型变量的定义方法33

2.2.3 register寄存器类型34

2.2.4 reg寄存器型变量的定义方法34

2.2.5 integer整数型寄存器类型变量定义方法35

2.2.6存储器类型35

2.3 Verilog基本要素与文字规则37

2.3.1 Verilog的4种逻辑状态37

2.3.2 Verilog的数字表达形式37

2.3.3数据类型表示方式38

2.3.4常量39

2.3.5标识符、关键词及其他文字规则40

2.3.6参数定义关键词parameter和localparam的用法42

习题42

第3章 Verilog行为语句44

3.1过程语句44

3.1.1 always语句44

3.1.2 always语句在D触发器设计中的应用46

3.1.3多过程应用与异步时序电路设计47

3.1.4简单加法计数器及其Verilog表述47

3.1.5 initial语句48

3.2块语句50

3.3 case条件语句50

3.4 if条件语句52

3.4.1 if语句的一般表述形式52

3.4.2基于if语句的组合电路设计53

3.4.3基于if语句的时序电路设计55

3.4.4含异步复位和时钟使能的D触发器的设计56

3.4.5含同步复位控制的D触发器的设计57

3.4.6含清零控制的锁存器的设计58

3.4.7时钟过程表述的特点和规律59

3.4.8实用加法计数器设计60

3.4.9含同步预置功能的移位寄存器设计62

3.4.10关注if语句中的条件指示63

3.5过程赋值语句64

3.6循环语句65

3.6.1 for语句65

3.6.2 while语句66

3.6.3 repeat语句67

3.6.4 forever语句67

3.7任务与函数语句68

习题70

第4章 时序仿真与硬件实现72

4.1 Verilog程序输入与仿真测试72

4.1.1编辑和输入设计文件72

4.1.2创建工程73

4.1.3全程编译前约束项目设置74

4.1.4全程综合与编译75

4.1.5仿真测试77

4.1.6 RTL图观察器应用79

4.2引脚锁定与硬件测试79

4.2.1引脚锁定79

4.2.2编译文件下载81

4.2.3 JTAG间接编程模式82

4.2.4 USB-Blaster驱动程序安装方法83

4.3电路原理图设计流程83

4.3.1用原理图输入方式设计半加器84

4.3.2完成全加器顶层设计85

4.3.3对全加器进行时序仿真和硬件测试86

4.4利用属性表述实现引脚锁定87

4.5宏模块逻辑功能查询88

4.6 SignalTap 11的使用方法88

4.7编辑SignalTap 11的触发信号93

习题94

实验与设计95

实验4-1多路选择器设计实验95

实验4-2十六进制7段数码显示译码器设计95

实验4-3 8位硬件乘法器设计实验97

实验4-4应用宏模块设计数字频率计97

实验4-5计数器设计实验101

实验4-6数码扫描显示电路设计101

实验4-7半整数与奇数分频器设计102

实验4-8串行静态显示控制电路设计104

第5章 Verilog运算符与结构描述语句105

5.1运算操作符105

5.1.1按位逻辑操作符105

5.1.2逻辑运算操作符106

5.1.3算术运算操作符106

5.1.4关系运算操作符107

5.1.5 BCD码加法器设计示例108

5.1.6缩位操作符109

5.1.7并位操作符110

5.1.8移位操作符应用法110

5.1.9使用移位操作符的设计示例110

5.1.10条件操作符111

5.2连续赋值语句112

5.3例化语句113

5.3.1半加器设计113

5.3.2全加器设计114

5.3.3 Verilog例化语句及其用法114

5.4参数传递语句应用116

5.5用库元件实现结构描述117

5.6用户自定义元件（UDP）119

5.6.1 UDP组合元件设计119

5.6.2 UDP时序元件设计120

5.7编译指示语句123

5.7.1宏定义命令语句123

5.7.2文件包含语句’include124

5.7.3条件编译命令语句’ifdef、’else、’endif124

5.8 keep属性应用125

5.9 SignalProbe使用方法126

习题128

实验与设计130

实验5-1高速硬件除法器设计实验130

实验5-2不同类型的移位寄存器设计实验130

实验5-3基于 Verilog代码的频率计设计130

实验5-4 8位加法器设计实验132

实验5-5 VGA彩条信号显示控制电路设计132

实验5-6移位相加型8位硬件乘法器设计135

第6章 LPM宏模块的应用137

6.1计数器LPM宏模块调用137

6.1.1计数器LPM模块文本代码的调用137

6.1.2 LPM计数器代码与参数传递语句应用138

6.1.3创建工程与仿真测试140

6.2利用属性控制乘法器的构建141

6.3 LPM RAM宏模块的设置与使用142

6.3.1初始化文件及其生成142

6.3.2以原理图方式对LPM RAM进行设置和调用144

6.3.3测试LPM RAM146

6.3.4 Verilog代码描述的存储器初始化文件加载表述147

6.3.5存储器设计的结构控制148

6.4 LPM ROM的定制和使用示例150

6.4.1简易正弦信号发生器设计150

6.4.2正弦信号发生器硬件实现和测试151

6.5在系统存储器数据读写编辑器应用152

6.6 LPM嵌入式锁相环调用153

6.6.1建立嵌入式锁相环元件154

6.6.2测试锁相环156

6.7 In-System Sources and Probes Editor使用方法156

6.8数控振荡器核使用方法159

6.9 FIR核使用方法161

6.10 DDS实现原理与应用162

6.10.1 DDS原理163

6.10.2 DDS信号发生器设计示例165

习题166

实验与设计166

实验6-1查表式硬件运算器设计166

实验6-2正弦信号发生器设计167

实验6-3简易逻辑分析仪设计167

实验6-4 DDS正弦信号发生器设计169

实验6-5移相信号发生器设计169

实验6-6 AM幅度调制信号发生器设计170

实验6-7硬件消抖动电路设计171

第7章 Verilog设计深入173

7.1过程中的两类赋值语句173

7.1.1未指定延时的阻塞式赋值语句173

7.1.2指定了延时的阻塞式赋值174

7.1.3未指定延时的非阻塞式赋值175

7.1.4指定了延时的非阻塞式赋值176

7.1.5深入认识阻塞式与非阻塞式赋值的特点177

7.1.6不同的赋初值方式导致不同综合结果的示例179

7.2过程语句深入探讨181

7.2.1过程语句应用总结181

7.2.2深入认识不完整条件语句与时序电路的关系182

7.3三态与双向端口设计183

7.3.1三态控制电路设计184

7.3.2双向端口设计184

7.3.3三态总线控制电路设计186

7.4资源优化188

7.4.1资源共享188

7.4.2逻辑优化189

7.4.3串行化190

7.5速度优化191

7.5.1流水线设计191

7.5.2关键路径法193

7.5.3乒乓操作法194

7.5.4加法树法194

习题195

实验与设计197

实验7-1 4×4阵列键盘键信号检测电路设计197

实验7-2直流电机综合测控系统设计198

实验7-3 VGA简单图像显示控制模块设计199

实验7-4乐曲硬件演奏电路设计200

实验7-5 PS2键盘控制模型电子琴电路设计204

实验7-6 SPWM脉宽调制控制系统设计207

第8章 Verilog状态机设计技术210

8.1 Verilog状态机的一般形式210

8.1.1状态机的特点与优势211

8.1.2状态机的一般结构212

8.1.3初始控制与表述215

8.2 Moore型状态机及其设计216

8.2.1多过程结构状态机216

8.2.2序列检测器及其状态机设计220

8.3 Mealy型状态机设计221

8.4不同编码类型状态机224

8.4.1直接输出型编码224

8.4.2用宏定义语句定义状态编码226

8.4.3顺序编码227

8.4.4位热码编码228

8.4.5状态编码设置228

8.5异步状态机设计230

8.6安全状态机设计233

8.6.1状态导引法233

8.6.2状态编码监测法234

8.6.3借助EDA工具自动生成安全状态机235

习题235

实验与设计236

实验8-1序列检测器设计236

实验8-2 ADC采样控制电路设计236

实验8-3数据采集模块设计237

实验8-4五功能智能逻辑笔设计239

第9章 基于Verilog的实用CPU创新设计241

9.1 KX9016的结构与特色241

9.2 KX9016基本硬件系统设计244

9.2.1单步节拍发生模块244

9.2.2 ALU模块245

9.2.3比较器模块245

9.2.4基本寄存器与寄存器阵列组246

9.2.5移位器模块248

9.2.6程序与数据存储器模块249

9.3 KX9016v 1指令系统设计249

9.3.1指令格式250

9.3.2指令操作码251

9.3.3软件程序设计示例252

9.3.4 KX9016v 1控制器设计254

9.3.5指令设计示例详解258

9.4 KX9016的时序仿真与硬件测试259

9.4.1时序仿真与指令执行波形分析259

9.4.2 CPU工作情况的硬件测试261

9.5 KX9016应用程序设计示例和系统优化263

9.5.1除法算法及其硬件实现263

9.5.2乘法算法及其硬件实现264

9.5.3 KX9016v1的硬件系统优化265

习题266

实验与设计267

实验9-1 16位CPU验证性设计综合实验267

实验9-2新指令设计及程序测试实验267

实验9-3 16位CPU的优化设计与创新268

实验9-4 CPU创新设计竞赛269

第10章 Verilog Test Bench仿真271

10.1 Verilog行为仿真流程272

10.2 Verilog测试基准示例274

10.3 Verilog Test Bench测试流程276

10.4 Verilog系统任务和系统函数279

10.4.1系统任务和系统函数279

10.4.2预编译语句285

10.5延时模型285

10.5.1#延时和门延时286

10.5.2延时说明块286

10.6其他仿真语句287

10.6.1 fork-join块语句287

10.6.2 wait语句288

10.6.3 force、 release语句288

10.6.4 deassign语句289

10.7仿真激励信号的产生289

10.8 Verilog数字系统仿真291

习题292

实验292

实验10-1在ModelSim上对计数器的Test Bench进行仿真292

实验10-2在ModelSim上进行16位累加器设计仿真292

第11章 DSPBuilder设计初步294

11.1 MATLAB/DSP Builder及其设计流程294

11.2正弦信号发生器设计297

11.2.1建立设计模型297

11.2.2 Simulink模型仿真303

11.2.3 SignalCompiler使用方法307

11.2.4使用ModelSim进行RTL级仿真308

11.2.5使用Quartus Ⅱ实现时序仿真310

11.2.6硬件测试与硬件实现310

11.3 DSP Builder层次化设计311

11.4基于DSP Builder的DDS设计314

11.4.1 DDS模块设计314

11.4.2 FSK调制器设计316

11.4.3正交信号发生器设计318

11.4.4数控移相信号发生器设计319

11.4.5幅度调制信号发生器设计320

11.5数字编码与译码器设计321

11.5.1伪随机序列321

11.5.2帧同步检出323

11.6 HIL硬件仿真325

习题329

实验与设计329

实验11-1利用MATLAB/DSP Builder设计基本电路模块329

实验11-2基于DSP Builder的DDS应用模型设计330

实验11-3编译码器设计实验332

实验11-4 HIL硬件环仿真实验332

实验11-5 DSP Builder状态机应用实验333

第12章 DSP Builder设计深入335

12.1 FIR数字滤波器设计335

12.1.1 FIR滤波器原理335

12.1.2使用DSP Builder设计FIR滤波器336

12.1.3使用MATLAB的滤波器设计工具341

12.1.4使用FIR IP Core设计FIR滤波器346

12.2 HDL模块插入仿真与设计350

12.3正交幅度调制与解调模型设计351

12.4 NCO IP核应用354

12.5基于 IP的数字编译码器设计356

习题358

实验与设计359

实验12-1 FIR数字滤波器设计实验359

实验12-2编译码器与调制解调模块设计实验360

实验12-3 HDL Import模块应用实验360

参考文献361

附录A EDA开发系统及相关软硬件362

A.1 KX DN8系列EDA/SOPC系统363

A.2部分实验扩展模块365

A.3 .mif文件生成器使用方法366