图书介绍
集成电路制造工艺与工程应用PDF|Epub|txt|kindle电子书版本网盘下载
- 温德通编著 著
- 出版社： 北京：机械工业出版社
- ISBN：9787111598305
- 出版时间：2018
- 标注页数：241页
- 文件大小：47MB
- 文件页数：262页
- 主题词：集成电路工艺
PDF下载
下载说明
集成电路制造工艺与工程应用PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 引言1
1.1 崛起的CMOS工艺制程技术1
1.1.1 双极型工艺制程技术简介1
1.1.2 PMOS工艺制程技术简介2
1.1.3 NMOS工艺制程技术简介3
1.1.4 CMOS工艺制程技术简介5
1.2 特殊工艺制程技术8
1.2.1 BiCMOS工艺制程技术简介8
1.2.2 BCD工艺制程技术简介10
1.2.3 HV-CMOS工艺制程技术简介11
1.3 MOS集成电路的发展历史12
1.4 MOS器件的发展和面临的挑战13
参考文献17
第2章 先进工艺制程技术18
2.1 应变硅工艺技术18
2.1.1 应变硅技术的概况18
2.1.2 应变硅技术的物理机理19
2.1.3 源漏嵌入SiC应变技术23
2.1.4 源漏嵌入SiGe应变技术25
2.1.5 应力记忆技术27
2.1.6 接触刻蚀阻挡层应变技术28
2.2 HKMG工艺技术30
2.2.1 栅介质层的发展和面临的挑战30
2.2.2 衬底量子效应32
2.2.3 多晶硅栅耗尽效应33
2.2.4 等效栅氧化层厚度34
2.2.5 栅直接隧穿漏电流35
2.2.6 高介电常数介质层36
2.2.7 HKMG工艺技术37
2.2.8 金属嵌入多晶硅栅工艺技术38
2.2.9 金属替代栅极工艺技术41
2.3 SOI工艺技术44
2.3.1 SOS技术44
2.3.2 SOI技术46
2.3.3 PD-SOI48
2.3.4 FD-SOI53
2.4 FinFET和UTB-SOI工艺技术57
2.4.1 FinFET的发展概况57
2.4.2 FinFET和UTB-SOI的原理60
2.4.3 FinFET工艺技术62
参考文献65
第3章 工艺集成67
3.1 隔离技术67
3.1.1 pn结隔离技术67
3.1.2 LOCOS（硅局部氧化）隔离技术70
3.1.3 STI（浅沟槽）隔离技术74
3.1.4 LOD效应77
3.2 硬掩膜版（Hard Mask）工艺技术79
3.2.1 硬掩膜版工艺技术简介81
3.2.2 硬掩膜版工艺技术的工程应用82
3.3 漏致势垒降低效应和沟道离子注入84
3.3.1 漏致势垒降低效应84
3.3.2 晕环离子注入85
3.3.3 浅源漏结深86
3.3.4 倒掺杂阱87
3.3.5 阱邻近效应88
3.3.6 反短沟道效应89
3.4 热载流子注入效应与轻掺杂漏（…D）工艺技术90
3.4.1 热载流子注入效应简介90
3.4.2 双扩散漏（DDD）和轻掺杂漏（LDD）工艺技术95
3.4.3 侧墙（SpacerSidewall）工艺技术97
3.4.4 轻掺杂漏离子注入和侧墙工艺技术的工程应用99
3.5 金属硅化物技术104
3.5.1 Polycide工艺技术104
3.5.2 Salicide工艺技术105
3.5.3 SAB工艺技术107
3.5.4 SAB和Salicide工艺技术的工程应用108
3.6 静电放电离子注入技术110
3.6.1 静电放电离子注入技术111
3.6.2 静电放电离子注入技术的工程应用113
3.7 金属互连技术114
3.7.1 接触孔和通孔金属填充115
3.7.2 铝金属互连116
3.7.3 铜金属互连118
3.7.4 阻挡层金属119
参考文献120
第4章 工艺制程整合122
4.1 亚微米CMOS前段工艺制程技术流程122
4.1.1 衬底制备123
4.1.2 双阱工艺124
4.1.3 有源区工艺126
4.1.4 LOCOS隔离工艺128
4.1.5 阈值电压离子注入工艺129
4.1.6 栅氧化层工艺132
4.1.7 多晶硅栅工艺133
4.1.8 轻掺杂漏（LDD）离子注入工艺135
4.1.9 侧墙工艺137
4.1.10 源漏离子注入工艺138
4.2 亚微米CMOS后段工艺制程技术流程140
4.2.1 ILD工艺141
4.2.2 接触孔工艺142
4.2.3 金属层1工艺144
4.2.4 IMD1工艺145
4.2.5 通孔1工艺146
4.2.6 金属电容（MIM）工艺148
4.2.7 金属2工艺150
4.2.8 IMD2工艺152
4.2.9 通孔2工艺153
4.2.10 顶层金属工艺155
4.2.11 钝化层工艺157
4.3 深亚微米CMOS前段工艺技术流程159
4.3.1 衬底制备160
4.3.2 有源区工艺160
4.3.3 STI隔离工艺162
4.3.4 双阱工艺164
4.3.5 栅氧化层工艺166
4.3.6 多晶硅栅工艺168
4.3.7 轻掺杂漏（LDD）离子注入工艺169
4.3.8 侧墙工艺173
4.3.9 源漏离子注入工艺174
4.3.10 HRP工艺176
4.3.11 Salicide工艺177
4.4 深亚微米CMOS后段工艺技术178
4.5 纳米CMOS前段工艺技术流程179
4.6 纳米CMOS后段工艺技术流程179
4.6.1 ILD工艺180
4.6.2 接触孔工艺181
4.6.3 IMD1工艺183
4.6.4 金属层1工艺184
4.6.5 IMD2工艺186
4.6.6 通孔1和金属层2工艺187
4.6.7 IMD3工艺190
4.6.8 通孔2和金属层3工艺191
4.6.9 IMD4工艺195
4.6.10 顶层金属Al工艺196
4.6.11 钝化层工艺199
参考文献201
第5章 晶圆接受测试（WAT）202
5.1 WAT概述202
5.1.1 WAT简介202
5.1.2 WAT测试类型203
5.2 MOS参数的测试条件206
5.2.1 阈值电压Vt的测试条件207
5.2.2 饱和电流Idsat的测试条件209
5.2.3 漏电流Ioff的测试条件209
5.2.4 源漏击穿电压BVD的测试条件210
5.2.5 衬底电流Isub的测试条件210
5.3 栅氧化层参数的测试条件211
5.3.1 电容Cgox的测试条件212
5.3.2 电性厚度Tgox的测试条件212
5.3.3 击穿电压BVgox的测试条件213
5.4 寄生MOS参数的测试条件214
5.5 pn结参数的测试条件215
5.5.1 电容Cjun的测试条件216
5.5.2 击穿电压BVjun的测试条件217
5.6 方块电阻的测试条件217
5.6.1 NW方块电阻的测试条件217
5.6.2 PW方块电阻的测试条件218
5.6.3 Poly方块电阻的测试条件219
5.6.4 AA方块电阻的测试条件221
5.6.5 金属方块电阻的测试条件223
5.7 接触电阻的测试条件224
5.7.1 AA接触电阻的测试条件224
5.7.2 Poly接触电阻的测试条件226
5.7.3 金属通孔接触电阻的测试条件227
5.8 隔离的测试条件228
5.8.1 AA隔离的测试条件229
5.8.2 Poly隔离的测试条件230
5.8.3 金属隔离的测试条件231
5.9 电容的测试条件232
5.9.1 电容的测试条件233
5.9.2 电容击穿电压的测试条件233
后记235
缩略语237