数字逻辑与数字系统设计 基于Proteus VSM和Verilog HDLPDF|Epub|txt|kindle电子书版本网盘下载

数字逻辑与数字系统设计 基于Proteus VSM和Verilog HDLPDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 基础知识1

1.1概述1

1.1.1数字信号与模拟信号1

1.1.2数字系统的基本结构2

1.2常用数制及其转换3

1.2.1十进制3

1.2.2二进制4

1.2.3二进制与十进制之间的相互转换4

1.2.4八进制数和十六进制数及其与二进制数之间的转换5

1.2.5八进制在数制转换中的桥梁作用7

1.2.6不同数制数据的后缀表示8

1.3带符号二进制数的表示方法8

1.3.1原码8

1.3.2反码9

1.3.3补码10

1.3.4二进制数的加、减法运算11

1.4常用编码12

1.4.1二-十进制编码（BCD码）12

1.4.2格雷码14

1.4.3 ASCII码14

1.5 Proteus软件简介15

1.5.1 Proteus简介15

1.5.2 Proteus ISIS简介16

1.5.3 Proteus ISIS实用快捷键18

本章小结18

思考题与习题19

第2章 逻辑代数基础20

2.1逻辑变量与逻辑函数20

2.2基本逻辑运算与基本逻辑门21

2.2.1逻辑与运算和与门21

2.2.2逻辑或运算和或门22

2.2.3逻辑非运算和非门23

2.2.4基本逻辑门的其他符号表示24

2.2.5由基本逻辑门构成的其他复合门24

2.3逻辑代数的公式与规则25

2.3.1基本公式25

2.3.2常用公式26

2.3.3关于等式的基本规则26

2.4逻辑函数的表示方法27

2.4.1逻辑真值表27

2.4.2逻辑函数表达式28

2.4.3逻辑图28

2.4.4卡诺图29

2.4.5波形图29

2.5逻辑函数的标准形式29

2.5.1常用的逻辑函数式29

2.5.2逻辑函数的与-或式和或-与式30

2.5.3最小项和最大项30

2.5.4逻辑函数的标准与-或式和标准或-与式32

2.6逻辑函数的化简方法34

2.6.1逻辑函数的公式法化简34

2.6.2逻辑函数的卡诺图法化简35

本章小结43

思考题与习题43

第3章 逻辑门电路46

3.1基本逻辑门电路46

3.1.1二极管门电路46

3.1.2三极管非门电路48

3.2 CMOS管门电路50

3.2.1 CMOS反相器50

3.2.2 CMOS与非门51

3.2.3 CMOS或非门52

3.2.4其他类型CMOS门52

3.3 TTL门电路54

3.3.1 TTL与非门的基本结构和工作原理54

3.3.2 TTL与非门的电压传输特性与抗干扰能力56

3.3.3 TTL与非门的I/O特性与带负载能力57

3.3.4 TTL与非门的动态特性60

3.3.5 TTL与非门的主要性能参数61

3.4 CMOS和TTL集成逻辑门电路简介62

3.4.1 CMOS集成逻辑门电路62

3.4.2 TTL集成逻辑门电路64

本章小结65

思考题与习题65

第4章 组合逻辑基础67

4.1概述67

4.2组合逻辑电路的分析68

4.3组合逻辑电路的设计69

4.4组合逻辑电路中的竞争-冒险71

4.4.1竞争-冒险的产生71

4.4.2竞争-冒险的判断72

4.4.3竞争-冒险的消除方法73

4.5组合逻辑电路的Verilog HDL编程入门74

4.5.1可编程逻辑器件与硬件描述语言简介74

4.5.2 Verilog HDL组合逻辑电路设计实例74

本章小结80

思考题与习题80

第5章 组合逻辑电路82

5.1译码器82

5.1.1二进制译码器82

5.1.2二-十进制译码器85

5.1.3半导体数码管和七段字形码译码器86

5.2编码器88

5.2.1二进制编码器88

5.2.2二进制优先编码器90

5.2.3二-十进制编码器92

5.3数据分配器与数据选择器93

5.3.1数据选择器93

5.3.2数据分配器95

5.4数值比较电路96

5.4.1比较原理97

5.4.2 45 5位比较器97

5.5算术运算电路98

5.5.1二进制加法器98

5.5.2二进制减法器101

5.6奇偶校验电路101

5.6.1奇偶校验的基本原理101

5.6.2集成电路奇偶校验发生器/校验器103

5.7中规模集成电路构成组合电路的分析与设计104

5.7.1分析方法104

5.7.2设计方法106

本章小结108

思考题与习题108

第6章 时序逻辑基础111

6.1时序逻辑电路概述111

6.1.1时序逻辑电路的特点111

6.1.2时序逻辑电路的结构模型111

6.1.3时序逻辑电路的分类112

6.1.4时序逻辑电路的表示方法112

6.2触发器114

6.2.1 RS触发器114

6.2.2 D触发器121

6.2.3 JK触发器124

6.2.4 T触发器129

6.2.5不同类型触发器间的转换130

6.2.6集成触发器及其参数131

6.3基于触发器时序逻辑电路的分析138

6.3.1基于触发器时序逻辑电路的分析步骤139

6.3.2基于触发器时序逻辑电路的分析举例139

6.4基于触发器时序逻辑电路的设计142

6.4.1基于触发器时序逻辑电路的设计步骤142

6.4.2基于触发器时序逻辑电路的设计举例143

本章小结149

思考题与习题149

第7章 时序逻辑电路153

7.1寄存器153

7.1.1数码寄存器153

7.1.2锁存器154

7.1.3移位寄存器156

7.2计数器161

7.2.1计数器分类162

7.2.2同步集成计数器163

7.2.3异步集成计数器167

7.2.4基于MSI计数器的任意M进制计数器170

7.2.5移位寄存器型计数器177

7.3顺序脉冲发生器180

7.3.1由计数器和译码器构成的顺序脉冲发生器180

7.3.2环形计数器作为顺序脉冲发生器182

7.4基于MSI时序逻辑电路的分析与设计182

7.4.1基于MSI时序逻辑电路的分析182

7.4.2基于MSI时序逻辑电路的设计186

本章小结189

思考题与习题189

第8章 脉冲数字电路193

8.1多谐振荡器193

8.1.1 TTL环形多谐振荡器193

8.1.2 CMOS多谐振荡器200

8.2单稳态触发器201

8.2.1微分型单稳态触发器202

8.2.2积分型单稳态触发器204

8.2.3集成单稳态触发器206

8.2.4单稳态触发器的应用208

8.3施密特触发器210

8.3.1施密特触发器的特性210

8.3.2门电路构成的施密特触发器211

8.3.3集成施密特触发器213

8.3.4施密特触发器的应用举例213

8.4 555定时器及其应用215

8.4.1 555定时器215

8.4.2 555定时器构成单稳态触发器216

8.4.3 555定时器构成多谐振荡器218

8.4.4 555定时器构成施密特触发器219

本章小结220

思考题与习题221

第9章 转换电路224

9.1数/模转换电路224

9.1.1数/模转换的基本概念224

9.1.2权电阻网络DAC225

9.1.3倒T型电阻网络DAC226

9.1.4 DAC的主要技术指标227

9.1.5集成DAC及应用举例228

9.2模/数转换电路234

9.2.1逐次逼近型ADC236

9.2.2并行比较型ADC238

9.2.3双积分型ADC239

9.2.4 ADC的主要技术指标241

9.2.5集成ADC及应用举例241

9.3压/频转换电路247

9.3.1电压/频率转换器LM331247

9.3.2基于LM331的电压/频率转换电路249

9.3.3基于LM331的频率/电压转换电路251

本章小结253

思考题与习题254

第10章 可编程逻辑基础256

10.1可编程逻辑概述256

10.1.1 PLD分类256

10.1.2 PLD的开发流程257

10.1.3 PLD的逻辑表示258

10.2通用阵列逻辑 GAL260

10.2.1 GAL的结构及工作原理260

10.2.2 GAL的编程264

10.3复杂可编程逻辑器件CPLD264

10.3.1 MAX7000系列CPLD265

10.3.2 Altera MAX Ⅱ系列CPLD267

10.4现场可编程门阵列FPGA273

10.4.1 FPGA简介273

10.4.2 Altera Cyclone系列FPGA274

10.4.3 Cyclone FPGA器件的编程279

10.4.4 Altera在Cyclone系列之后推出的新产品简介284

本章小结286

思考题与习题287

第11章 数字系统设计基础288

11.1数字系统概述288

11.1.1数字系统的基本概念288

11.1.2数字系统设计的一般过程289

11.2数字频率计的原理与设计290

11.2.1数字频率计的原理290

11.2.2数字频率计的设计与实现291

11.3十字路口交通灯控制系统设计296

11.3.1设计要求296

11.3.2设计原理296

11.3.3 Proteus ISIS环境下的设计与仿真297

11.3.4基于Verilog HDL的设计300

本章小结307

思考题与习题307

附录A Proteus ISIS用法简介309

附录B Verilog HDL语言简介311

B.1文字规则311

B.2数据类型312

B.3运算符313

B.4基本语句314

附录C Quartus Ⅱ9.1集成开发环境用法简介317

附录D常用IC引脚图321

参考文献323