微型计算机组成原理PDF|Epub|txt|kindle电子书版本网盘下载

微型计算机组成原理PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一章 微型计算机组成基础1

1.1 计算机中数据信息的表示1

1.1.1 计算机中数的进位制1

1.1.2 字符编码5

1.1.3 带符号数的表示6

1.1.4 溢出9

1.1.5 定点数与浮点数10

1.2.1 原理结构11

1.2 初级计算机的组成与运行原理11

1.2.2 运算器的组成14

1.2.3 控制器的组成16

1.2.4 内存储器的组成19

1.2.5 主机的运行原理20

1.3 微型计算机的基本结构22

1.3.1 微处理器的概念22

1.3.2 总线的基本概念22

1.3.3 微型计算机的基本结构23

1.4 微型计算机的基本数据类型24

1.5 堆栈25

1.5.1 堆栈的引进和定义25

1.5.2 堆栈的操作26

习题一27

第二章 8086系统结构29

2.1 8086微处理器的结构29

2.1.1 8086的功能结构与指令流水线29

2.1.2 8086的存储器分段结构31

2.1.3 8086的寄存器结构33

2.2 8086的总线周期35

2.2.1 8086的时序35

2.2.2 8086的存储器读周期36

2.2.3 8086的I/O读周期39

2.2.4 8086的存储器写周期39

2.2.5 8086的I/O写周期40

2.2.6 在总线周期中插入等待时钟41

2.3.1 8086引脚功能42

2.3 8086系统总线形成42

2.2.7 空闲时钟周期42

2.3.2 最小模式下系统总线的形成46

2.3.3 最大模式下系统总线的形成48

2.4 8088简介51

习题二51

第三章 半导体存储器53

3.1 半导体存储器概述54

3.1.1 半导体存储器的分类54

3.1.2 半导体存储芯片的一般结构55

3.1.3 半导体存储器芯片的主要技术指标58

3.2 静态随机存取存储器(SRAM)59

3.2.1 六管静态基本单元电路59

3.2.2 静态RAM芯片举例60

3.3 动态随机存取存储器(DRAM)63

3.3.1 单管动态基本单元电路63

3.3.2 动态RAM的电路结构64

3.3.3 动态RAM芯片举例65

3.3.4 再谈动态RAM的刷新67

3.4 只读存储器(ROM)68

3.4.1 掩模ROM(固定式ROM)68

3.4.2 PROM69

3.4.3 EPROM70

3.4.4 EEPROM(E2PROM)72

3.4.5 Flash存储器74

3.5 存储器与CPU的连接及简单存储器子系统的设计75

3.5.1 存储器与CPU的连接75

3.5.2 简单存储器子系统的设计80

3.5.3 DRAM与CPU的连接84

3.6 8086的存储组织简介85

3.7 高速缓冲存储器Cache87

3.7.1 Cache的工作原理87

3.7.2 主存与Cache的地址映像91

3.7.3 替换算法94

3.7.4 Pentium微机Cache结构简介95

3.8 层出不穷的半导体存储器新技术97

3.8.1 静态RAM97

3.8.2 动态RAM98

3.8.3 专用的半导体存储器99

习题三101

第四章 输入/输出接口103

4.1 I/O接口概述103

4.1.1 I/O接口的主要功能103

4.1.2 I/O接口的集成化程度104

4.1.3 I/O接口的典型结构105

4.2.1 存储器统一编址(存储器映像编址)106

4.2 I/O端口的编址方式106

4.2.2 I/O独立编址107

4.3 I/O指令及高级语言程序对I/O端口的访问107

4.3.1 I/O指令107

4.3.2 高级语言程序对I/O端口的访问109

4.4 输入/输出传送方式110

4.4.1 无条件传送方式111

4.4.2 查询传送方式113

4.4.3 中断传送方式119

4.4.4 DMA传送方式121

4.4.5 I/O处理机方式124

4.5 简单输入/输出接口的设计125

4.5.1 CPU或系统总线的I/O接口信号125

4.5.2 端口地址安排126

4.5.3 端口地址译码126

4.5.4 基地址可变127

4.5.5 端口的设计128

4.5.6 接口电路设计举例128

习题四130

第五章 中断系统133

5.1 中断的基本概念133

5.1.1 中断133

5.1.2 中断系统133

5.1.3 中断源134

5.1.4 中断的基本过程135

5.1.5 中断优先级135

5.1.8 可屏蔽中断、不可屏蔽中断、中断允许标志位136

5.1.7 中断屏蔽136

5.1.6 多重中断(中断嵌套)136

5.2 中断管理137

5.2.1 CPU响应中断的条件137

5.2.2 中断响应138

5.2.3 中断源识别138

5.2.4 中断判优140

5.3 可编程中断控制器8259A143

5.3.1 8259A的内部结构及引脚信号143

5.3.2 8259A的工作方式146

5.3.3 8259A的初始化命令字ICW149

5.3.4 8259A的初始化编程152

5.3.5 8259A的操作命令字OCW152

5.4 PC/AT机的中断系统156

5.4.1 中断向量与中断向量表157

5.4.2 中断源及外部可屏蔽中断的控制逻辑157

5.4.3 中断处理过程161

5.4.4 自编中断服务程序举例164

习题五165

第六章 可编程接口芯片168

6.1 可编程并行输入/输出接口8255A168

6.1.1 8255A的结构168

6.1.2 8255A的工作方式概述171

6.1.3 8255A的控制字172

6.1.4 8255A三种工作方式的功能说明173

6.1.5 从端口C中读状态字182

6.1.6 8255A的应用举例183

6.2 可编程间隔定时器8253/8254189

6.2.1 8253的基本功能和结构190

6.2.2 8253的控制字及初始化191

6.2.3 8253的工作方式192

6.2.4 间隔定时器8254196

6.2.5 8253/8254的应用198

6.3 DMA控制器8237A206

6.3.1 8237A的工作周期206

6.3.2 8237A的引脚208

6.3.3 8237A的工作模式210

6.3.5 8237A的寄存器组212

6.3.4 8237A的传送类型212

6.3.6 8237A的软件命令215

6.3.7 8237A的编程217

6.3.8 8237A的应用217

习题六222

第七章 80386系统结构227

7.1 80386微处理器结构227

7.1.1 特点和工作模式227

7.1.2 逻辑部件228

7.1.3 内部寄存器230

7.1.4 数据类型237

7.1.5 引脚信号及其功能238

7.2 80386的总线周期247

7.2.1 总线周期的分类247

7.2.2 非地址流水线读/写周期248

7.2.3 地址流水线读/写周期249

7.3 80386的一些内部机制250

7.3.1 存储器管理功能250

7.3.2 描述符258

7.3.3 多任务机制261

7.3.4 保护功能267

7.3.5 保护模式下的中断272

7.4 80386系统274

7.4.1 系统组成274

7.4.2 存储器结构276

7.4.3 输入/输出结构277

7.4.4 基本的存储器结构278

习题七280

第八章 高档微处理器282

8.1 高档微处理器中的新技术282

8.1.1 RISC技术282

8.1.2 CPU内部设置Cache283

8.1.3 采用双独立总线体系结构283

8.1.4 增加指令流水线条数284

8.1.5 分支指令预测技术285

8.1.6 超顺序执行技术287

8.1.8 MMX技术与3D NOW!技术290

8.1.7 采用深度指令流水线结构290

8.2 从80486到Pentium 4及Xeon292

8.2.1 80486292

8.2.2 Pentium293

8.2.3 Pentium Pro295

8.2.4 MMX Pentium295

8.2.5 Pentium Ⅱ296

8.2.6 Pentium Ⅲ296

8.2.7 Pentium 4296

8.2.8 Xeon297

8.3 AMD公司的微处理器简介298

习题八298

第九章 总线技术Ⅰ——内部总线300

9.1 总线概述300

9.1.1 为什么要采用总线技术300

9.1.2 总线分类及内部总线的发展301

9.1.3 总线规范303

9.1.4 总线的主要性能指标303

9.2.1 引脚信号304

9.2 ISA总线304

9.2.2 ISA总线时序308

9.2.3 ISA总线接口308

9.3 PCI局部总线310

9.3.1 PCI总线概述310

9.3.2 PCI总线信号定义313

9.3.3 总线命令319

9.3.4 PCI总线协议基础321

9.3.5 PCI总线仲裁机制327

9.3.6 PCI总线的配置周期328

9.3.7 PCI总线配置空间331

9.3.8 PCI总线的扩展ROM335

9.3.9 PCI总线接口337

9.4 AGP总线简介340

9.4.1 AGP总线的提出340

9.4.2 AGP与PCI的关系341

9.4.3 AGP相对于PCI的改进342

9.4.4 AGP总线规范版本343

9.4.5 AGP总线传输机制简介344

习题九352

第十章 总线技术Ⅱ——设备总线355

10.1 SCSI总线355

10.1.1 SCSI设备355

10.1.2 SCSI体系结构模型356

10.1.3 SCSI接口信号360

10.1.4 SCSI命令361

10.1.5 SCSI总线阶段364

10.1.6 SCSI消息371

10.1.7 SCSI总线接口连接简介375

10.1.8 SCSI软件接口简介377

10.2 IDE接口377

10.2.1 IDE接口信号378

10.2.2 IDE接口数据传送方式380

10.2.3 扇区的寻址方式382

10.2.4 IDE控制器中的寄存器383

10.2.5 IDE命令简介386

10.2.6 从Ultra ATA/33到Ultra ATA/133390

10.3 通用串行总线USB392

10.3.1 USB的主要特点392

10.3.2 USB的硬件结构393

10.3.3 USB系统的软件结构395

10.3.4 USB总线数据编码方式395

10.3.5 USB总线上数据传输396

10.3.6 USB协议简介398

10.3.7 USB设备配置简介408

10.3.8 USB设备开发简介410

10.4 FireWire串行总线(IEEE 1394)简介412

习题十414

第十一章 微型计算机系统的硬件组成416

11.1 系统控制逻辑及控制芯片组416

11.1.1 什么是系统控制逻辑及控制芯片组416

11.1.2 早期的芯片组417

11.1.3 采用北桥/南桥体系结构的芯片组417

11.1.4 采用Hub体系结构的芯片组419

11.2 内存条421

11.2.1 内存芯片Bank与芯片容量的新表示422

11.2.2 内存条的组成423

11.3 主板426

11.4 微型计算机的体系结构428

11.4.1 早期微型计算机的体系结构429

11.4.2 控制芯片组出现初期的微型计算机的体系结构431

11.4.3 采用北桥/南桥芯片组的微型计算机的体系结构431

11.4.4 采用Hub芯片组的微型计算机的体系结构432

11.5.1 3GIO的提出437

11.5 3GIO与下一代微型计算机体系结构简介437

11.5.2 3GIO的主要特点438

11.5.3 下一代微型计算机的体系结构439

习题十一440

第十二章 串行通信441

12.1 数据通信基础知识441

12.1.1 数据传输形式441

12.1.2 单向与双向通信442

12.1.3 同步技术443

12.2 RS-232C总线446

12.2.1 RS-232C总线标准446

12.2.2 RS-232C接口的连接448

12.2.3 20 mA电流环回路标准450

12.3 PC系列机的串行通信451

12.3.1 8250内部寄存器451

12.3.2 8250的初始化456

12.3.3 异步通信BIOS功能调用456

12.3.4 Turbo-C中异步通信功能调用458

12.3.5 Windows平台上的串行通信简介464

12.4 RS-422总线与RS-485总线465

12.4.1 RS-422总线465

12.4.2 RS-485总线466

12.4.3 RS-232C/RS-422/RS-485转换器简介467

12.5 通信协议简介468

习题十二471

附录 部分小规模集成电路国家标准与国外流行表示对照472

参考文献473