现代数字电路与系统设计PDF|Epub|txt|kindle电子书版本网盘下载

现代数字电路与系统设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 Verilog HDL1

1.1 Verilog HDL设计模块的基本结构1

1.2 Verilog HDL的词法3

1.3 Verilog HDL的语句10

1.3.1 赋值语句10

1.3.2 条件语句11

1.3.3 循环语句12

1.3.4 结构声明语句13

1.3.5 语句的顺序执行与并行执行15

1.4 Verilog HDL仿真16

1.4.1 VerilogHDL仿真支持语句16

1.4.2 Verilog HDL测试平台软件的设计19

第2章 门电路的设计23

2.1 用assign语句设计门电路23

2.1.1 四-2输入与非门7400的设计24

2.1.2 六反相器7404的设计25

2.2 用门级元件例化方式设计门电路26

2.3 三态输出电路的设计27

2.3.1 三态输出门的设计27

2.3.2 集成三态输出缓冲器的设计29

第3章 组合逻辑电路的设计31

3.1 算术运算电路的设计31

3.1.1 一般运算电路的设计31

3.1.2 集成运算电路的设计38

3.2 编码器的设计41

3.2.1 普通编码器的设计41

3.2.2 集成编码器的设计44

3.3 译码器的设计48

3.3.1 4线-10线BCD译码器7442的设计49

3.3.2 4线-16译码器74154的设计50

3.3.3 3线-8线译码器74138的设计51

3.3.4 七段显示译码器7448的设计52

3.4 数据选择器的设计54

3.4.1 8选1数据选择器74151的设计54

3.4.2 双4选1数据选择器74153的设计55

3.4.3 16选1数据选择器161mux的设计56

3.4.4 三态输出8选1数据选择器74251的设计57

3.5 数值比较器的设计59

3.5.1 4位数值比较器7485的设计59

3.5.2 8位数值比较器74684的设计60

3.5.3 带使能控制的8位数值比较器74686的设计61

3.6 奇偶校验器的设计62

3.6.1 8位奇偶产生器／校验器74180的设计62

3.6.2 9位奇偶产生器7428063

3.7 码转换器的设计64

3.7.1 BCD编码之间的码转换器的设计64

3.7.2 数制之间的码转换器的设计66

3.7.3 明码与密码转换器的设计70

第4章 触发器的设计72

4.1 RS触发器的设计72

4.1.1 基本RS触发器的设计72

4.1.2 钟控RS触发器的设计73

4.2 D触发器的设计74

4.2.1 D锁存器的设计74

4.2.2 D触发器的设计75

4.2.3 集成D触发器的设计75

4.3 JK触发器的设计76

4.3.1 具有置位端的JK触发器7471的设计77

4.3.2 具有异步复位的JK触发器747278

4.3.3 具有异步置位和共用异步复位与时钟的双JK触发器7478的设计79

第5章 时序逻辑电路的设计81

5.1 数码寄存器的设计81

5.1.1 8D锁存器74273的设计81

5.1.2 8D锁存器（三态输出）CT74373的设计82

5.2 移位寄存器的设计83

5.2.1 4位移位寄存器74178的设计83

5.2.2 双向移位寄存器74194的设计84

5.3 计数器的设计85

5.3.1 十进制同步计数器（异步复位）74160的设计85

5.3.2 4位二进制同步计数器（异步复位）74161的设计87

5.3.3 4位二进制同步计数器（同步复位）74163的设计89

5.3.4 4位二进制同步加／减计数器74191的设计90

5.4 专用数字电路的设计91

5.4.1 顺序脉冲发生器的设计91

5.4.2 序列信号发生器的设计92

5.4.3 伪随机信号发生器的设计93

5.4.4 序列信号检测器的设计94

5.4.5 流水灯控制器的设计95

5.4.6 抢答器的设计96

5.4.7 串行数据检测器的设计98

第6章 存储器的设计101

6.1 RAM的设计101

6.2 ROM的设计102

第7章 数字电路系统的设计105

7.1 数字电路系统的设计方法105

7.1.1 数字电路系统设计的图形编辑方式105

7.1.2 用元件例化方式实现系统设计107

7.2 8位串行加法器的设计108

7.2.1 基本元件的设计108

7.2.2 8位串行加法器的顶层设计111

7.3 24小时计时器的设计112

7.3.1 2千万分频器的设计113

7.3.2 60进制分频器的设计113

7.3.3 24进制分频器的设计114

7.3.4 24小时计时器的顶层设计115

7.4 万年历的设计116

7.4.1 控制器的设计116

7.4.2 数据选择器mux_4的设计117

7.4.3 数据选择器mux_16的设计117

7.4.4 年月日计时器的设计118

7.4.5 万年历的顶层设计120

7.5 倒计时器的设计120

7.5.1 控制器contr100_s的设计121

7.5.2 60进制减法计数器的设计122

7.5.3 24进制减法计数器的设计122

7.5.4 100进制减法计数器的设计123

7.5.5 倒计时器的顶层设计124

7.6 交通灯控制器的设计124

7.6.1 100进制减法计数器的设计125

7.6.2 控制器的设计126

7.6.3 交通灯控制器的顶层设计126

7.7 出租车计费器的设计128

7.7.1 计费器的设计129

7.7.2 出租车计费器的顶层设计130

7.8 波形发生器的设计130

7.8.1 计数器cnt256的设计131

7.8.2 存储器rom0设计131

7.8.3 多路选择器mux_1的设计134

7.8.4 波形发生器的顶层设计134

7.9 数字电压表的设计135

7.9.1 分频器clkgen的设计136

7.9.2 控制器contr_2的设计136

7.9.3 存储器myrom_dyb的设计138

7.9.4 数字电压表的顶层设计140

7.10 8位十进制频率计设计141

7.10.1 测频控制信号发生器testctl的设计141

7.10.2 十进制加法计数器cnt10x8的设计142

7.10.3 8位十进制锁存器reg4x8的设计144

7.10.4 频率计的顶层设计144

第8章 常用EDA软件146

8.1 QuartusⅡ13.0软件146

8.1.1 QuartusⅡ软件的主界面146

8.1.2 QuartusⅡ的图形编辑输入法147

8.1.3 QuartusⅡ的文本编辑输入法161

8.1.4 嵌入式逻辑分析仪的使用方法163

8.1.5 嵌入式锁相环的设计方法165

8.1.6 设计优化170

8.1.7 QuartusⅡ的RTL阅读器171

8.2 ModelSim172

8.2.1 ModelSim的图形用户交互方式173

8.2.2 ModelSim的交互命令方式176

8.2.3 ModelSim的批处理工作方式178

8.2.4 在QuartusⅡ13.0中使用ModelSim仿真179

8.3 基于MATLAB/DSP Builder的DSP模块设计183

8.3.1 设计原理184

8.3.2 DSP Builder的层次设计194

8.4 NiosⅡ嵌入式系统开发软件195

8.4.1 NiosⅡ的硬件开发195

8.4.2 Qsys系统的编译与下载199

8.4.3 NiosⅡ嵌入式系统的软件调试222

8.4.4 NiosⅡ的常用组件与编程227

8.4.5 基于NiosⅡ的Qsys系统应用236

参考文献248