SoC设计和测试技术 理论与实践PDF|Epub|txt|kindle电子书版本网盘下载

SoC设计和测试技术 理论与实践PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

1 SoC设计概述1

1.1 发展概貌1

1.2 主要设计方法——自顶向下方法2

1.3 设计流程中的重点问题3

1.4 工具的支持5

2 硬件描述语言Verilog6

2.1 Verilog语言的一般结构6

2.1.1 模块6

2.1.2 数据流描述方式6

2.1.3 行为描述方式7

2.1.4 结构描述方式8

2.1.5 混合描述方式8

2.2 Verilog语言要素9

2.2.1 标识符、注释和语言书写的格式9

2.2.2 系统任务和函数10

2.2.3 编译指令10

2.2.4 值集合11

2.2.5 数据类型13

2.2.6 位选择和部分选择15

2.2.7 参数15

2.3 表达式与操作符16

2.4 结构描述方式19

2.4.1 常用的内置基本门19

2.4.2 门时延问题20

2.4.3 门实例数组20

2.4.4 模块和端口21

2.4.5 模块实例语句21

2.4.6 模块使用举例22

2.5 数据流描述方式23

2.5.1 连续赋值语句23

2.5.2 举例24

2.5.3 连线说明赋值24

2.5.4 时延24

2.5.5 连线时延25

2.5.6 举例26

2.6 行为描述方式27

2.6.1 过程结构27

2.6.2 时序控制28

2.6.3 语句块30

2.6.4 过程性赋值32

2.6.5 if语句34

2.6.6 case语句34

2.6.7 循环语句35

2.7 设计共享36

2.7.1 任务36

2.7.2 函数37

2.7.3 系统任务和系统函数38

2.8 HDL仿真软件简介41

3 可编程逻辑器件51

3.1 引言51

3.2 GA概述51

3.3 PLD概述52

3.3.1 PLD的基本结构52

3.3.2 PLD的分类53

3.3.3 PROM阵列结构53

3.3.4 PLA阵列结构54

3.3.5 PAL（GAL）阵列结构54

3.3.6 FPGA（Field Programmable Gate Array）55

3.3.7 PLD的开发60

3.4 FPGA的开发实例61

3.4.1 Quartus Ⅱ的启动62

3.4.2 建立新设计项目63

3.4.3 建立新的Verilog HDL文件65

3.4.4 建立新的原理图文件66

3.4.5 设置时间约束条件67

3.4.6 引脚绑定69

3.4.7 编译70

3.4.8 仿真72

3.4.9 器件编程74

4 逻辑综合76

4.1 引言76

4.2 组合逻辑综合介绍76

4.3 二元决定图（Binary-Decision Diagrams）79

4.3.1 ROBDD的原理79

4.3.2 ROBDD的应用81

4.4 Verilog HDL与逻辑综合82

4.5 逻辑综合的流程86

4.6 门级网表的验证90

4.6.1 功能验证90

4.6.2 时序验证91

4.7 逻辑综合对电路设计的影响91

4.7.1 Verilog编程风格92

4.7.2 设计分割94

4.7.3 设计约束条件的设定95

4.8 时序电路综合举例96

4.9 Synopsys逻辑综合工具简介102

4.9.1 实例电路——m序列产生器103

4.9.2 利用Synopsys的DesignCompiler进行综合的基本过程104

4.10 总结109

5 自动布局布线110

5.1 自动布局布线的一般方法和流程110

5.1.1 数据准备和输入110

5.1.2 布局规划、预布线、布局111

5.1.3 时钟树综合112

5.1.4 布线114

5.1.5 设计规则检查和一致性检查115

5.1.6 输出结果115

5.1.7 其他考虑115

5.2 自动布局布线软件介绍115

5.2.1 Apollo一般情况介绍116

5.2.2 Apollo库的文件结构116

5.2.3 逻辑单元库——TSMC 0.25 μm CMOS库117

5.3 自动布局布线的处理实例117

5.3.1 电路实例117

5.3.2 数据准备和导入127

5.3.3 数据导入步骤127

5.3.4 布图129

5.3.5 预布线133

5.3.6 单元布局135

5.3.7 布线137

5.3.8 数据输出139

5.3.9 自动布局布线的优化140

6 SoC设计143

6.1 SoC的基本概念143

6.1.1 SoC的特征和条件143

6.1.2 SoC的设计方法学问题144

6.2 基于平台的SoC设计方法149

6.2.1 一般方法149

6.2.2 设计分工151

6.3 ARM平台SoC设计方法153

6.3.1 简介153

6.3.2 标准的SoC平台155

6.3.3 支持工具和验证方法158

6.3.4 操作系统端口163

6.3.5 ARM的扩展IP163

6.3.6 第三方伙伴计划164

6.4 研究方向164

7 SoC测试方法166

7.1 引言166

7.2 测试步骤166

7.3 常用的可测试性设计方法168

7.3.1 扫描路径法168

7.3.2 内建自测试法170

7.3.3 边界扫描法172

7.4 缺陷和故障177

7.4.1 缺陷分类177

7.4.2 故障模型及其分类177

7.5 测试向量生成183

7.6 SoC测试面临的挑战184

参考文献186