于VHDL与Quartus II软件的可编程逻辑器件应用与开发PDF|Epub|txt|kindle电子书版本网盘下载

于VHDL与Quartus II软件的可编程逻辑器件应用与开发PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 可编程逻辑器件1

目标1

引言1

1.1数字集成电路的分类1

1.1.1标准逻辑器件2

1.1.2微处理器2

1.1.3专用集成电路3

1.2标准逻辑器件基础知识3

1.2.1数字电路的描述4

1.2.2组合逻辑电路5

1.2.3时序逻辑电路6

1.3可编程逻辑器件基础知识8

1.3.1可编程逻辑器件基础8

1.3.2可编程逻辑器件内部电路的描述9

1.3.3可编程逻辑器件内部电路的分类11

1.4 ALTERA公司的可编程逻辑器件15

1.4.1复杂可编程逻辑器件15

1.4.2现场可编程门阵列器件19

小结23

习题23

第2章Quartus Ⅱ开发软件24

目标24

引言24

2.1 Quartus Ⅱ简介24

2.2 Quartus Ⅱ集成开发软件的工作窗口26

2.3创建工程27

2.4设计的输入32

2.5设计的编译34

2.6设计的功能仿真36

2.6.1创建仿真波形文件36

2.6.2设计的功能仿真39

2.6.3设计的时序仿真41

小结42

习题42

第3章VHDL程序的结构44

目标44

引言44

3.1 VHDL语言的产生及发展44

3.2 VHDL程序的最简单结构46

3.2.1 VHDL程序的基本格式46

3.2.2 VHDL程序的仿真47

3.3实体49

3.3.1实体的格式49

3.3.2 VHDL语言的标识符50

3.3.3端口模式51

3.3.4端口的数据类型52

3.4结构体53

3.5 VHDL程序的结构54

3.5.1 VHDL程序的基本单元54

3.5.2 VHDL库55

3.5.3 STD-LOGIC数据类型56

小结57

习题58

第4章 并行语句59

目标59

引言59

4.1数据类型60

4.1.1预定义的数据类型60

4.1.2数据类型转换61

4.2 VHDL的运算符62

4.2.1赋值运算符62

4.2.2逻辑运算符63

4.2.3算术运算符63

4.2.4关系运算符63

4.2.5移位操作符64

4.2.6并置运算符64

4.3基于逻辑门的组合逻辑电路设计65

4.3.1 VHDL中逻辑表达式的使用65

4.3.2 VHDL中真值表的使用66

4.4并行语句基础知识69

4.4.1概述69

4.3.2并行信号赋值语句69

4.5三态缓冲器70

4.6编码器71

4.6.1 8线-3线编码器71

4.6.2优先编码器73

4.7译码器74

4.8数据选择器与数据分配器75

4.8.1数据选择器76

4.8.2数据分配器77

4.9奇偶产生／校验器78

小结79

习题79

第5章 顺序语句81

目标81

引言81

5.1顺序语句介绍81

5.1.1顺序信号赋值语句82

5.1.2条件（IF）语句82

5.1.3选择（CASE）语句83

5.1.4循环（LOOP）语句84

5.1.5空操作（NULL）语句84

5.2进程语句85

5.2.1进程语句的格式85

5.2.2进程语句的应用85

5.2.3 WAIT语句88

5.3时钟信号的描述89

5.3.1使用属性描述时钟89

5.3.2使用测定边沿的函数描述时钟90

5.4触发器90

5.4.1简单D触发器91

5.4.2具有异步复位和置位功能的D触发器91

5.4.3具有同步复位和置位功能的D触发器92

5.4.4具有异步复位和置位功能的J-K触发器93

5.5计数器95

5.5.1加法计数器95

5.5.2具有同步置数和进位输出的计数器96

5.6分频器97

5.6.1通用整数分频器97

5.6.2占空比为1/2的奇数分频器99

5.6.3半整数分频器100

5.7循环语句102

5.7.1奇偶校验检测电路102

5.7.2连“0”检测电路103

5.8数据对象104

5.8.1常数104

5.8.2变量105

5.8.3信号105

5.8.4通用属性107

小结108

习题108

第6章 可编程逻辑器件的编程／配置109

目标109

引言109

6.1编程／配置模式109

6.2 ByteBlaster下载电缆111

6.2.1 ByteBlasterMV下载电缆111

6.2.2 JTAG编程／配置模式113

6.2.3被动串行方式模式114

6.3可编程逻辑器件的编程／配置115

6.3.1编程器的设置115

6.3.2可编程逻辑器件管脚的设置117

6.4配置芯片119

6.4.1配置芯片的类型119

6.4.2配置电路120

6.4.3配置芯片EPC2的编程121

小结124

第7章 状态机125

目标125

引言125

7.1介绍125

7.2状态机的设计风格126

7.2.1组合逻辑电路控制输出127

7.2.2时序逻辑电路控制输出128

7.3增强状态机程序的可阅读性130

7.4单一进程的状态机程序131

7.4.1组合逻辑电路输出的毛刺现象131

7.4.2输出毛刺现象的克服133

7.4.3序列信号检测器的设计135

7.5数字／模拟转换器DAC7611的使用137

7.5.1数字／模拟转换器DAC7611的介绍137

7.5.2数字／模拟转换器DAC7611的控制程序139

小结143

习题144

第8章Quartus Ⅱ开发软件深入使用146

目标146

引言146

8.1原理图输入方法146

8.1.1创建原理图输入文件147

8.1.2 Quartus Ⅱ开发软件提供的元件147

8.1.3原理图输入148

8.2层次化设计150

8.3存储器的设计152

8.3.1利用VHDL设计ROM153

8.3.2定制LPM- ROM初始化数据文件154

8.3.3定制LPM- ROM元件155

小结161

第9章VHDL的深入使用162

目标162

引言162

9.1包集162

9.2元件164

9.2.1概述164

9.2.2在应用程序中声明元件165

9.2.3在包集中声明元件166

9.2.4含有GENERIC参数元件使用168

9.3函数170

9.3.1概述170

9.3.2在应用程序中定义函数171

9.3.2在包集中定义函数173

9.4过程174

9.4.1概述174

9.4.2在应用程序中定义过程175

9.4.2在包集中定义过程175

小结176

习题176

第10章 时钟电路178

目标178

引言178

10.1时钟产生电路179

10.1.1基于555定时器的时钟产生电路179

10.1.2晶体时钟产生电路179

10.2锁相环181

10.2.1锁相环的工作原理181

10.2.2 CycloneⅡ系列芯片中的锁相环模块182

10.2.3 altpll宏功能模块183

10.2.4锁相环模块的工作模式184

10.3锁相环模块的创建185

小结194

第11章 信号产生器的设计196

目标196

引言196

11.1概述197

11.1.1传统的信号产生器设计方案197

11.1.2基于微处理器和数字／模拟转换器的设计方案197

11.2直接数字合成技术198

11.3方案论证199

11.3.1 DDS信号产生器芯片199

11.3.2利用微处理器实现DDS信号产生器201

11.3.3利用可编程逻辑器件实现DDS信号产生器202

11.4系统设计204

11.4.1硬件电路的系统设计204

11.4.2系统代码框图205

11.5单元电路设计205

11.5.1数字／模拟转换器205

11.5.2波形数据表207

11.5.3相位累加器208

11.5.4显示电路208

11.5.5键盘电路210

11.6系统连调214

11.6.1各种时钟的产生214

11.6.2单元电路的组合216

11.6.3系统测试219

小结219

第12章Nios Ⅱ软核处理器220

目标220

引言220

12.1概述220

12.2配置NiosⅡ软核处理器系统222

12.2.1创建NiosⅡ软核处理器系统222

12.2.2配置NiosⅡ软核处理器系统225

12.3产生NiosⅡ软核处理器系统230

12.3.1产生NiosⅡ软核处理器系统模块230

12.3.2NiosⅡ软核处理器系统的产生230

12.4创建NiosⅡIDE环境下的应用工程232

12.4.1 NiosⅡIDE工程创建232

12.4.2 C语言源文件的编辑233

12.4.3 C语言源文件的编译236

12.5配置目标现场可编程阵列芯片器件237

小结237

参考文献238