图书介绍
微型计算机原理PDF|Epub|txt|kindle电子书版本网盘下载
- 姚燕南,姚向华,乔瑞萍编著(西安交通大学电信学院) 著
- 出版社: 西安:西安电子科技大学出版社
- ISBN:9787560607733
- 出版时间:2008
- 标注页数:480页
- 文件大小:24MB
- 文件页数:502页
- 主题词:微型计算机-高等学校-教材
PDF下载
下载说明
微型计算机原理PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台)。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用!后期资源热门了。安装了迅雷也可以迅雷进行下载!
(文件页数 要大于 标注页数,上中下等多册电子书除外)
注意:本站所有压缩包均有解压码: 点击下载压缩包解压工具
图书目录
第1章 微型计算机基础知识1
1.1 计算机和微处理器发展概述1
1.1.1 机械计算器时代1
1.1.2 电子时代1
1.1.3 微处理器发明之前的技术准备2
1.1.4 微处理器时代3
1.2 常用数制与编码表示方法6
1.2.1 计算机中常用的数制6
1.2.2 计算机中信息的编码表示8
1.3 微型计算机中的数据的表示方法12
1.3.1 常用数据类型12
1.3.2 数学协处理器的数据格式25
1.4 计算机的基本结构及其整机工作原理28
1.4.1 简化计算机的基本结构28
1.4.2 计算机的整机工作原理33
习题与思考题37
第2章 微型计算机组成及微处理器功能结构38
2.1 微型计算机的组成及工作原理38
2.1.1 微处理器38
2.1.2 存储器38
2.1.3 输入/输出设备及其接口电路39
2.1.4 总线39
2.2 8086/8088及80286微处理器40
2.2.1 8086/8088 CPU的功能结构40
2.2.2 80286 CPU的功能结构46
2.2.3 8086/8088的存储器组织及其寻址48
2.2.4 8086/8088的I/O地址空间52
2.3 80386/80486 CPU的功能结构53
2.3.1 80386微处理器的功能结构53
2.3.2 80486微处理器的功能结构62
2.4 Pentium级CPU的功能结构65
2.4.1 Pentium处理器65
2.4.2 Pentium Pro处理器66
2.4.3 Pentium MMX处理器66
2.4.4 Pentium Ⅱ处理器66
2.4.5 Celeron赛扬处理器66
2.4.6 Pentium Ⅲ处理器66
2.4.7 Xeon(至强)处理器66
2.4.8 Pentium 4处理器66
2.5 精简指令集与复杂指令集计算机67
2.5.1 CISC体系67
2.5.2 RISC体系67
2.5.3 CISC体系与RISC体系的比较67
2.5.4 EPIC体系与X86处理器的发展67
2.6 哈佛结构微处理器简介68
2.7 嵌入式微处理器简介68
2.7.1 嵌入式系统68
2.7.2 嵌入式系统的微处理器68
习题与思考题69
第3章 80X86寻址方式和指令系统70
3.1 概述70
3.2 80X86的寻址方式70
3.2.1 数据的寻址方式70
3.2.2 程序转移地址寻址方式77
3.3 指令格式80
3.3.1 助记符指令格式80
3.3.2 指令编码格式81
3.4 80X86指令系统83
3.4.1 数据传送类指令84
3.4.2 算术运算类指令93
3.4.3 逻辑运算和移位类指令103
3.4.4 位操作指令107
3.4.5 串操作指令108
3.4.6 控制转移类指令112
3.4.7 处理器控制指令117
3.4.8 高级语言类指令118
习题与思考题118
第4章 汇编语言程序设计122
4.1 计算机程序设计语言的发展122
4.2 汇编语言语法123
4.2.1 汇编语言语句格式125
4.2.2 汇编语言语句的数据项125
4.2.3 伪指令130
4.2.4 宏指令及其使用136
4.3 实模式下的汇编语言程序设计140
4.3.1 顺序程序设计143
4.3.2 分支程序设计145
4.3.3 循环程序设计148
4.3.4 子程序设计152
4.3.5 多模块程序设计170
4.4 汇编程序及上机过程177
4.4.1 汇编语言源程序的汇编、连接和装入运行177
4.4.2 汇编程序对源程序的汇编过程178
4.4.3 汇编语言和PC-DOS的接口180
4.5 DOS及BIOS功能调用181
4.5.1 DOS中断及功能调用182
4.5.2 BIOS中断及功能调用189
4.6 汇编语言与高级语言的混合编程191
习题与思考题195
第5章 80X86微处理器引脚功能与总线时序197
5.1 8086/8088 CPU的引脚功能197
5.1.1 8086/8088 CPU共用引脚功能198
5.1.2 最小模式下引脚信号的功能200
5.1.3 最大模式下引脚信号的功能202
5.1.4 8086/8088最小模式和最大模式系统的基本配置203
5.2 8086/8088系统的总线时序208
5.2.1 系统的复位时序及典型的总线周期时序208
5.2.2 最小模式系统的总线周期时序211
5.2.3 最大模式系统的总线周期时序215
5.3 80386/80486 CPU的引脚信号功能及其系统总线时序218
5.3.1 80386引脚信号及其系统总线时序218
5.3.2 80486引脚信号及其系统总线时序221
习题与思考题233
第6章 半导体存储器及接口234
6.1 存储器的分类和主要性能指标234
6.1.1 存储器的分类234
6.1.2 内存储器的性能指标236
6.2 半导体存储器件236
6.2.1 只读存储器(ROM)236
6.2.2 静态随机存取存储器(SRAM)239
6.3 SRAM、ROM与 CPU的连接241
6.3.1 地址译码242
6.3.2 8088、80188(8位)存储器接口244
6.3.3 8086、80186、80286和80386 SX CPU(16位)存储器接口246
6.3.4 80386 DX和80486(32位)的存储器接口248
6.3.5 Pentium~Pentium 4(64位)的存储器接口251
6.4 动态随机存取存储器(DRAM)254
6.4.1 DRAM的基本存储单元及其工作原理254
6.4.2 简单DRAM芯片举例255
6.4.3 动态RAM的连接与再生256
6.4.4 内存条简介258
6.5 高速缓冲存储器(cache)263
6.5.1 概述263
6.5.2 高速缓冲存储器的组成和结构264
6.5.3 cache的地址映像功能267
6.5.4 cache内容的替换271
习题与思考题271
第7章 存储器管理273
7.1 实方式下的存储器管理273
7.1.1 存储器的分段结构273
7.1.2 物理地址的形成274
7.2 保护方式下的存储器管理275
7.2.1 存储器的分段管理275
7.2.2 存储器的分页管理284
7.2.3 小结288
7.3 保护及任务切换289
7.3.1 不同任务间的保护289
7.3.2 段级别保护290
7.3.3 数据访问294
7.3.4 控制转移294
7.3.5 页级别保护299
7.3.6 任务切换301
7.3.7 对特权级敏感的指令306
7.4 虚拟的8086方式308
7.5 80486及Pentium处理器存储器管理的新增功能308
7.5.1 80486处理器存储器管理的新增功能308
7.5.2 Pentium处理器存储器管理的新增功能309
习题与思考题310
第8章 中断和异常312
8.1 概述312
8.2 中断314
8.2.1 可屏蔽中断314
8.2.2 非屏蔽中断314
8.3 异常314
8.3.1 异常分类314
8.3.2 异常错误码315
8.3.3 处理器定义的异常316
8.4 中断和异常的暂时屏蔽320
8.5 中断及异常的优先级321
8.6 实地址方式下的中断322
8.6.1 中断矢量表322
8.6.2 外部可屏蔽中断的响应和处理过程323
8.6.3 异常、软件中断及非屏蔽中断转入中断处理程序的过程326
8.7 虚地址保护方式下的中断和异常326
8.7.1 通过中断门及陷阱门的转移328
8.7.2 NT=0时的中断(或异常)返回329
8.7.3 通过任务门的转移329
8.7.4 小结330
8.8 中断段先级管理器8259A-PIC330
8.8.1 8259A的内部结构及引脚信号331
8.8.2 8259A的工作方式333
8.8.3 8259A的编程335
8.8.4 8259A在IBM PC/XT、PC/AT及386微机系统中的应用342
习题与思考题345
第9章 输入输出方法及常用的接口电路346
9.1 I/O接口的概念与功能346
9.1.1 概述346
9.1.2 基本I/O接口346
9.1.3 I/O接口的其他功能347
9.1.4 I/O接口电路的基本结构与分类347
9.2 基本的输入/输出方法349
9.2.1 程序控制的输入/输出349
9.2.2 程序中断输入/输出方式350
9.2.3 直接存储器存取方式(DMA)350
9.2.4 专用I/O处理器方式352
9.3 8255A并行接口电路352
9.3.1 8255A的内部结构及功能352
9.3.2 8255A的工作方式及控制字355
9.3.3 82C55A应用于32位CPU的I/O接口374
9.4 可编程的定时器/计数器8253/8254376
9.4.1 8253的组成与功能376
9.4.2 8253的工作方式和时序379
9.4.3 8253的控制字、写/读操作及初始化编程383
9.4.4 8254与8253的区别386
9.4.5 8253的编程与应用举例387
9.5 DMA控制器8237A-5389
9.5.1 DMA 8237A-5的结构和主要功能389
9.5.2 8237A的工作方式394
9.5.3 8237A寄存器组与初始化编程398
9.5.4 8237A在PC XT和PC AT系统中的应用403
9.6 串行通信及串行通信接口8251A409
9.6.1 串行通信的基本概念409
9.6.2 串行接口标准417
9.6.3 串行通信接口芯片8251A426
习题与思考题437
第10章 微型计算机系统439
10.1 微型计算机系统组成439
10.2 微型计算机系统中微处理器与I/O接口电路的连接439
10.2.1 I/O接口电路的编址方式439
10.2.2 微型计算机系统中I/O接口的地址译码技术440
10.2.3 80X86系统中的I/O地址译码443
10.3 微型计算机的总线标准445
10.3.1 总线规范446
10.3.2 总线的性能指标及总线接口电路446
10.3.3 计算机总线的分类447
10.4 微型计算机系统结构462
10.4.1 PC XT微型计算机系统结构463
10.4.2 PC/AT/ISA微型计算机系统结构463
10.4.3 Pentium级微型计算机系统结构464
10.5 微型计算机系统的外围设备467
10.5.1 概述467
10.5.2 显示输出设备及接口468
10.5.3 打印机及接口470
10.5.4 键盘接口472
10.5.5 点式输入设备472
10.5.6 扫描式输入设备简介474
10.5.7 智能驱动电路(IDE)接口474
10.5.8 PS-Ⅱ串行接口478
习题与思考题479
主要参考文献480