图书介绍
Altera FPGA系统设计实用教程 第2版PDF|Epub|txt|kindle电子书版本网盘下载
- 李莉，张磊，董秀则，李雪梅编著 著
- 出版社： 北京：清华大学出版社
- ISBN：9787302473121
- 出版时间：2017
- 标注页数：281页
- 文件大小：38MB
- 文件页数：293页
- 主题词：可编程序逻辑器件－系统设计－高等学校－教材
PDF下载
下载说明
Altera FPGA系统设计实用教程 第2版PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 FPGA开发简介1
1.1 可编程逻辑器件概述1
1.2 FPGA芯片3
1.2.1 FPGA框架结构3
1.2.2 Altera公司的FPGA7
1.3 FPGA开发工具11
1.4 基于FPGA的开发流程12
1.4.1 FPGA设计方法概论12
1.4.2 典型FPGA开发流程13
1.4.3 FPGA的配置13
1.4.4 基于FPGA的SoC设计方法17
第2章 硬件描述语言21
2.1 VHDL硬件描述语言22
2.1.1 程序基本结构22
2.1.2 VHDL程序语法规则31
2.1.3 并行语句41
2.1.4 顺序语句47
2.1.5 子程序及子程序调用语句53
2.2 Verilog硬件描述语言55
2.2.1 Verilog HDL程序基本结构55
2.2.2 Verilog HDL数据类型57
2.2.3 Verilog HDL运算符59
2.2.4 Verilog HDL描述语句63
2.2.5 语句的顺序执行与并行执行71
2.2.6 Verilog HDL元件例化72
第3章 Quartus Prime设计开发环境74
3.1 Quartus Prime概述74
3.2 Quartus Prime设计流程76
3.2.1 设计输入76
3.2.2 设计处理81
3.2.3 波形仿真84
3.2.4 器件编程93
3.3 嵌入式逻辑分析仪使用95
第4章 基本电路的HDL设计101
4.1 基本电路的VHDL设计101
4.1.1 优先编码器101
4.1.2 数据选择器103
4.1.3 组合逻辑电路与并行语句、进程语句的关系105
4.1.4 运算电路106
4.1.5 时钟信号110
4.1.6 锁存器和触发器113
4.1.7 同步、异步信号描述117
4.1.8 同步电路设计原则119
4.1.9 计数器120
4.1.10 分频电路122
4.1.11 寄存器123
4.1.12 状态机130
4.1.13 动态扫描电路136
4.2 基本电路的Verilog设计139
4.2.1 优先编码器139
4.2.2 译码器140
4.2.3 数据选择器141
4.2.4 运算电路设计143
4.2.5 时钟信号144
4.2.6 触发器145
4.2.7 同步、异步控制信号146
4.2.8 计数器147
4.2.9 分频器148
4.2.10 寄存器150
4.2.11 串并转换电路152
4.2.12 有限状态机155
4.2.13 动态扫描电路158
第5章 基于IP的设计161
5.1 IP核161
5.2 触发器IP核的VHDL设计应用162
5.3 存储器IP核的VHDL设计应用166
5.4 锁相环IP核的VHDL设计应用172
5.5 运算电路IP核的VHDL设计应用174
第6章 人机交互接口设计179
6.1 键盘扫描电路的VHDL设计179
6.1.1 设计原理179
6.1.2 设计实现182
6.1.3 综合仿真189
6.2 液晶驱动电路的VHDL设计190
6.2.1 设计原理190
6.2.2 设计实现194
6.2.3 综合仿真197
第7章 数字信号处理199
7.1 差错控制电路的VHDL设计（CRC校验电路）199
7.1.1 设计原理199
7.1.2 校验电路的VHDL实现200
7.1.3 综合仿真202
7.2 滤波电路的VHDL设计204
7.2.1 设计原理204
7.2.2 FIR滤波电路的设计实现204
7.2.3 综合仿真207
7.3 HDB3基带信号编译码电路的VHDL设计209
7.3.1 设计原理209
7.3.2 设计实现211
7.3.3 综合仿真219
第8章 密码算法设计221
8.1 分组密码算法的VHDL设计（SM4）221
8.1.1 SM4算法原理221
8.1.2 设计实现224
8.1.3 仿真验证230
8.2 流密码算法的VHDL设计（ZUC）231
8.2.1 ZUC算法原理231
8.2.2 设计实现236
8.2.3 仿真验证244
8.3 HASH算法的VHDL设计（SM3）245
8.3.1 SM3算法原理245
8.3.2 设计实现247
8.3.3 仿真验证254
第9章 基于NiosⅡ的SOPC系统开发256
9.1 简介256
9.1.1 SOPC技术256
9.1.2 NiosⅡ嵌入式处理器258
9.1.3 Qsys开发工具259
9.2 SOPC硬件开发259
9.2.1 启动Qsys259
9.2.2 添加NiosⅡ及外设IP模块260
9.2.3 集成NiosⅡ系统至Quartus Prime267
9.3 SOPC软件系统开发268
9.3.1 创建NiosⅡ工程269
9.3.2 设置工程的系统属性272
9.3.3 程序编写及编译273
9.3.4 代码调试及运行275
附录 DES算法的S盒279
参考文献281