Verilog HDL与FPGA数字系统设计PDF|Epub|txt|kindle电子书版本网盘下载

Verilog HDL与FPGA数字系统设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一篇 数字系统基础2

第1章 数字逻辑设计基础2

1.1 数字电路的发展历史及分类2

1.2 逻辑运算及逻辑门5

1.2.1 基本逻辑运算及对应的逻辑门5

1.2.2 常用复合逻辑运算及对应的逻辑门9

1.2.3 集成逻辑门电路简介10

1.2.4 三态门10

1.3 逻辑代数的基本公式和规则12

1.3.1 逻辑代数的基本公式12

1.3.2 逻辑代数的基本规则13

1.3.3 基本公式的应用14

1.4 逻辑函数的代数化简法16

1.5 逻辑函数的卡诺图化简法18

1.5.1 最小项的定义和性质18

1.5.2 逻辑函数的最小项表达式18

1.5.3 用卡诺图表示逻辑函数19

1.5.4 用卡诺图化简逻辑函数22

1.5.5 用卡诺图化简含无关项的逻辑函数24

1.6 组合逻辑电路设计25

1.6.1 组合逻辑电路设计的一般步骤25

1.6.2 组合逻辑电路设计举例26

小结30

习题30

第2章 Verilog HDL入门与功能仿真32

2.1 硬件描述语言简介32

2.1.1 硬件描述语言的起源32

2.1.2 硬件描述语言的特点33

2.2 Verilog HDL程序的基本结构34

2.2.1 Verilog HDL程序的基本概述34

2.2.2 简单Verilog HDL程序实例35

2.3 逻辑功能的仿真验证过程37

2.3.1 激励块38

2.3.2 仿真过程简介39

2.4 ModelSim仿真软件的使用40

2.4.1 创建工作目录40

2.4.2 输入源文件40

2.4.3 建立工作库40

2.4.4 编译设计文件41

2.4.5 将设计文件载入仿真器41

2.4.6 运行仿真器42

2.5 Verilog HDL功能仿真常用命令45

2.5.1 系统任务45

2.5.2 编译器指令47

小结50

习题50

第3章 Verilog HDL基础语法与组合逻辑电路建模51

3.1 Verilog HDL基本语法规则51

3.1.1 词法规定51

3.1.2 逻辑值集合52

3.1.3 常量及其表示52

3.1.4 数据类型55

3.2 Verilog HDL门级建模61

3.2.1 多输入门62

3.2.2 多输出门63

3.2.3 三态门64

3.2.4 门级建模举例65

3.3 Verilog HDL数据流建模与运算符67

3.3.1 数据流建模67

3.3.2 表达式与操作数68

3.3.3 运算符69

3.3.4 运算符的优先级别74

3.4 组合电路的行为级建模75

3.5 分层次的电路设计方法84

3.5.1 设计方法84

3.5.2 模块实例引用语句85

3.6 常用组合电路及其设计87

3.6.1 编码器87

3.6.2 二进制译码器89

3.6.3 七段显示译码器91

3.6.4 二进制数与8421 BCD码的转换94

小结100

习题100

第4章 时序逻辑电路建模102

4.1 锁存器102

4.1.1 基本SR锁存器102

4.1.2 门控D锁存器103

4.1.3 门控D锁存器的Verilog HDL建模105

4.2 时序电路建模基础106

4.2.1 阻塞型赋值语句和非阻塞型赋值语句106

4.2.2 事件控制语句106

4.3 触发器107

4.3.1 D触发器的逻辑功能107

4.3.2 有清零输入和预置输入的D触发器108

4.3.3 有使能端的D触发器110

4.3.4 D触发器及其应用电路的Verilog HDL建模110

4.4 寄存器和移位寄存器114

4.4.1 寄存器及Verilog HDL建模114

4.4.2 移位寄存器及Verilog HDL建模115

4.4.3 移位寄存器的应用电路118

4.5 同步计数器121

4.5.1 同步计数器的设计122

4.5.2 同步计数器的Verilog HDL建模125

4.6 Verilog HDL函数与任务的使用128

4.6.1 函数说明语句129

4.6.2 任务说明语句132

4.7 m序列码产生电路设计134

小结138

习题138

第5章 有限状态机设计140

5.1 状态机的基本概念140

5.1.1 状态机的基本结构及类型140

5.1.2 状态机的状态图表示法141

5.1.3 状态机的设计步骤141

5.2 基于Verilog HDL的状态机描述方法142

5.2.1 状态图的建立过程142

5.2.2 状态图的描述方法143

5.3 状态机设计中的关键技术147

5.3.1 状态编码147

5.3.2 消除输出端产生的毛刺147

5.3.3 使用One-Hot编码方案设计状态机150

5.4 状态机设计举例151

5.4.1 汽车尾灯控制电路设计151

5.4.2 十字路口交通灯控制电路设计154

小结160

习题161

第6章 可编程逻辑器件163

6.1 概述163

6.1.1 PLD的历史163

6.1.2 PLD开发流程简介164

6.1.3 PLD器件的符号165

6.2 简单可编程逻辑器件166

6.2.1 PLA167

6.2.2 PAL168

6.3 复杂可编程逻辑器件175

6.3.1 CPLD的基本结构175

6.3.2 逻辑块176

6.3.3 I/O块177

6.3.4 可编程内部互连线资源178

6.4 现场可编程门阵列179

6.4.1 FPGA实现逻辑函数的基本原理179

6.4.2 FPGA的一般结构182

6.4.3 基于LUT的逻辑块182

6.4.4 可编程布线资源183

6.4.5 I/O块184

小结186

习题187

第二篇 数字系统设计实践190

第7章 FPGA开发工具的使用190

7.1 Quartus Ⅱ软件介绍190

7.1.1 Quartus Ⅱ 9.1 软件主界面190

7.1.2 Quartus Ⅱ的设计流程191

7.1.3 USB-Blaster驱动安装193

7.2 基于原理图的电路仿真194

7.2.1 建立新的设计项目195

7.2.2 输入电路原理图196

7.2.3 编译设计项目197

7.2.4 仿真验证设计项目198

7.2.5 分析信号的延迟特性201

7.2.6 实验任务201

7.3 基于Verilog HDL的电路设计与实现202

7.3.1 半加器的设计与Verilog HDL建模举例203

7.3.2 输入设计文件204

7.3.3 建立新的设计项目204

7.3.4 编译设计文件205

7.3.5 仿真验证设计项目206

7.3.6 分配引脚208

7.3.7 对目标器件编程与硬件电路测试210

7.3.8 使用电路网表观察器查看电路图212

7.3.9 实验任务212

7.4 基于原理图和Verilog HDL的层次化设计213

7.4.1 编码、译码、显示电路213

7.4.2 建立新的设计项目215

7.4.3 输入HDL底层文件并完善原理图216

7.4.4 分配引脚并编译设计216

7.4.5 仿真验证设计项目217

7.4.6 对目标器件编程与硬件电路测试218

7.4.7 实验任务219

7.5 嵌入式逻辑分析仪SignalTap Ⅱ的使用220

7.5.1 SignalTap Ⅱ的实现原理与使用流程220

7.5.2 SignalTap Ⅱ的基本使用方法221

7.5.3 实验任务227

7.6 宏功能模块的调用227

7.6.1 计数器模块LPM_COUNTER的配置与调用227

7.6.2 嵌入式锁相环模块ALTPLL的配置与调用230

7.6.3 先进先出模块FIFO的配置与调用236

7.6.4 存储器模块LPM_ROM的配置与调用239

7.6.5 实验任务245

7.7 在Quartus Ⅱ中调用ModelSim进行仿真246

7.7.1 乘法器模块LPM_MULT的配置与调用246

7.7.2 仿真流程247

7.7.3 实验任务250

小结250

第8章 数字电路与系统的设计实践251

8.1 变模计数器设计251

8.1.1 功能要求251

8.1.2 设计分析251

8.1.3 逻辑设计251

8.1.4 设计实现253

8.1.5 实验任务253

8.2 移动显示字符的设计253

8.2.1 功能要求253

8.2.2 设计分析254

8.2.3 逻辑设计255

8.2.4 设计实现256

8.2.5 实验任务256

8.3 分频器设计258

8.3.1 功能要求258

8.3.2 设计分析258

8.3.3 逻辑设计259

8.3.4 设计仿真260

8.3.5 实际运行结果260

8.3.6 实验任务260

8.4 篮球竞赛30秒定时器设计261

8.4.1 功能要求261

8.4.2 设计分析261

8.4.3 逻辑设计261

8.4.4 设计实现264

8.4.5 实验任务264

8.5 多功能数字钟设计265

8.5.1 功能要求265

8.5.2 设计分析265

8.5.3 数字钟主体电路逻辑设计266

8.5.4 功能扩展电路逻辑设计270

8.5.5 顶层电路设计271

8.5.6 实验任务274

8.6 频率计设计274

8.6.1 功能要求274

8.6.2 设计分析275

8.6.3 逻辑设计277

8.6.4 顶层电路设计282

8.6.5 实验任务282

8.7 DDS函数信号发生器的设计283

8.7.1 功能要求283

8.7.2 DDS产生波形的原理283

8.7.3 设计分析286

8.7.4 顶层电路设计289

8.7.5 设计实现290

8.7.6 D/A转换电路及放大电路设计291

8.7.7 实验任务292

8.8 有限状态机实验294

8.8.1 功能要求294

8.8.2 设计分析295

8.8.3 逻辑设计296

8.8.4 设计实现297

8.8.5 实验任务298

小结299

第9章 静态时序分析工具TimeQuest的使用300

9.1 静态时序分析基础301

9.1.1 同步路径的分析301

9.1.2 异步路径的分析305

9.1.3 外部同步路径的分析305

9.1.4 不同的时序模型309

9.2 TimeQuest时序分析器的使用309

9.2.1 TimeQuest的使用流程309

9.2.2 两级流水线乘法器设计309

9.2.3 设定时序要求312

9.2.4 全编译并完成布局布线315

9.2.5 验证时序316

小结318

第10章 异步串口通信及UART实现319

10.1 UART接口实现原理319

10.1.1 串行通信的概念319

10.1.2 基本的UART通信协议320

10.2 UART接口模块的层次化设计321

10.2.1 UART接口的功能模块划分321

10.2.2 配置文件322

10.2.3 顶层模块的功能描述323

10.2.4 接收模块的功能描述324

10.2.5 发送模块的功能描述327

10.2.6 波特率变换模块的功能描述331

10.2.7 微处理器接口模块的功能描述331

10.3 对UART接口模块的功能仿真338

10.3.1 对接收模块的功能仿真338

10.3.2 对发送模块的功能仿真340

10.3.3 对波特率变换模块的功能仿真341

10.3.4 对微处理器接口模块的功能仿真341

10.3.5 对UART接口模块的功能仿真343

10.4 逻辑综合与时序仿真345

10.5 下载与验证测试345

10.5.1 验证系统概述345

10.5.2 验证结果346

小结347

第11章 VGA接口控制器的设计348

11.1 VGA接口标准和接口电路348

11.1.1 VGA接口标准348

11.1.2 VGA接口电路350

11.2 VGA彩条信号发生器352

11.2.1 功能要求352

11.2.2 设计分析352

11.2.3 逻辑设计353

11.2.4 顶层电路设计357

11.2.5 对目标器件编程与硬件电路测试358

11.2.6 使用Signal Tap Ⅱ观察VGA工作时序359

11.2.7 实验任务361

11.3 24位位图显示362

11.3.1 功能要求362

11.3.2 设计分析362

11.3.3 逻辑设计362

11.3.4 顶层电路设计365

11.3.5 对目标器件编程与硬件电路测试367

11.3.6 实验任务368

小结368

附录A Verilog HDL关键字369

附录B 常用FPGA开发板介绍370

附录C Cyclone Ⅱ系列器件结构380

参考文献386