图书介绍
基于FPGA的嵌入式系统设计 Altera SoC FPGA 第2版PDF|Epub|txt|kindle电子书版本网盘下载
- 任爱锋，罗丰，宋士权，董怡斌编著 著
- 出版社： 西安：西安电子科技大学出版社
- ISBN：7560634516
- 出版时间：2014
- 标注页数：379页
- 文件大小：72MB
- 文件页数：391页
- 主题词：数字图象处理－系统设计－高等学校－教材
PDF下载
下载说明
基于FPGA的嵌入式系统设计 Altera SoC FPGA 第2版PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 基于SoC FPGA的嵌入式系统设计概述1
1.1 SoC嵌入式设计的挑战与机遇1
1.2 Altera提供的解决方案汇集3
1.2.1 器件系列3
1.2.2 设计软件工具及嵌入式处理器4
1.2.3 可以使用的IP功能8
1.2.4 SoC FPGA开发套件简介14
第2章 Altera SoC FPGA系列器件简介19
2.1 SoC FPGA简介19
2.2 Cyclone V器件21
2.3 Arria V器件28
第3章 Quartus Ⅱ EDA开发工具应用36
3.1 现代数字系统设计方法简介36
3.1.1 图形用户界面设计方法39
3.1.2 EDA数字系统设计流程39
3.1.3 Quartus Ⅱ13.0 EDA软件特点40
3.2 Quartus Ⅱ13.0软件安装41
3.3 Quartus Ⅱ EDA软件设计过程44
3.4 Quartus Ⅱ设计输入47
3.4.1 创建新工程47
3.4.2 建立原理图编辑文件50
3.4.3 建立文本编辑文件63
3.4.4 建立存储器编辑文件64
3.4.5 设计实例68
3.5 设计项目的编译72
3.5.1 项目综合72
3.5.2 Quartus Ⅱ编译器选项设置73
3.5.3 引脚分配80
3.5.4 项目编译结果分析81
3.6 设计项目的仿真验证83
3.6.1 Modelsim软件架构83
3.6.2 Modelsim软件应用83
3.7 TimeQuest时序分析87
3.7.1 时序分析基本参数87
3.7.2 时序分析基本步骤88
3.7.3 查看时序分析报告96
3.8 器件编程97
第4章 Qsys系统开发工具100
4.1 Qsys简介100
4.1.1 SoPC技术简介100
4.1.2 Qsys与SoPC开发101
4.1.3 Qsys的功能特点101
4.1.4 Qsys的优点102
4.2 Qsys设计流程103
4.3 Qsys用户界面104
4.3.1 系统元件页104
4.3.2 系统从属页105
4.3.3 系统选项页106
4.3.4 Qsys菜单命令110
4.4 Qsys用户自定制元件111
4.4.1 Qsys组件构成112
4.4.2 Qsys组件编辑器113
4.4.3 自定义组件实例1——DDS信号产生模块114
4.4.4 自定义组件实例2——以太网控制器W5300控制126
第5章 Nios Ⅱ EDS嵌入式处理器设计130
5.1 Nios Ⅱ嵌入式处理器简介130
5.1.1 第一代Nios嵌入式处理器130
5.1.2 第二代Nios嵌入式处理器130
5.1.3 可配置的软核嵌入式处理器的优势132
5.2 Nios Ⅱ嵌入式处理器软硬件开发流程简介135
5.2.1 硬件开发流程136
5.2.2 软件设计流程136
5.2.3 软件设计实例136
5.3 HAL系统库149
5.3.1 HAL系统库简介149
5.3.2 使用HAL开发程序151
5.4 Nios Ⅱ EDS开发实例155
5.4.1 系统软硬件需求分析155
5.4.2 系统硬件设计157
5.4.3 系统软件设计169
第6章 基于Qsys的HPS模型设计179
6.1 Cyclone V SoC和Arria V SoC子系统介绍179
6.1.1 SoC的CPU部分简介179
6.1.2 SoC的DSP部分（NEON和FPU）简介189
6.2 嵌入式SoC FPGA软硬件开发流程193
6.2.1 建立HPS硬件系统模型194
6.2.2 生成Preloader镜像文件232
6.2.3 生成设备树（Device Tree）237
6.2.4 设备树DTB（Device Tree Blob）检查239
第7章 基于SoC EDS的嵌入式系统设计246
7.1 SoC EDS简介246
7.1.1 SoC EDS嵌入式系统设计套件246
7.1.2 SoC EDS安装249
7.2 DS-5设计输入254
7.2.1 创建C/C+++工程254
7.2.2 创建Makefi le项目255
7.2.3 导入工程256
7.2.4 创建源文件257
7.3 设计项目的编译258
7.3.1 ARM编译器和GNU编译器简介258
7.3.2 DS-5编译器及其选项设置261
7.4 设计项目的调试262
7.4.1 调试配置（Debug Configuration）263
7.4.2 调试视图（Debug Views）271
7.5 基于ARM编译器的裸机实例275
7.5.1 创建ARMCC项目276
7.5.2 建立项目文件279
7.5.3 项目编译287
7.5.4 设计项目的调试288
7.6 基于GNU编译器的裸机实例294
7.6.1 创建GNU项目295
7.6.2 创建项目文件296
7.6.3 跟踪调试302
7.7 ARM Streamline硬件性能分析器306
7.7.1 ARM Streamline的基本特点306
7.7.2 设置ARM Linux目标机309
7.7.3 设置捕捉选项和配置计数器315
7.7.4 Live视图320
7.7.5 Timeline视图321
7.7.6 Streamline的其他视图324
第8章 基于ARM SoC FPGA的DSP设计332
8.1 NEON和通用DSP的性能对比332
8.2 Bare-metal下对NEON和FPU的支持及优化334
8.3 NEON的语法特征336
8.4 DSP开发实例337
8.4.1 基本的DSP处理模块337
8.4.2 浮点向量运算339
8.4.3 矩阵运算340
8.4.4 FFT算法实现342
8.4.5 FIR算法实现360
8.4.6 IIR算法实现363
第9章 OpenCL入门与应用365
9.1 OpenCL简介365
9.2 构建OpenCL环境371
9.3 基于OpenCL的实例编译测试373
9.4 OpenCL参考资料说明379