图书介绍
用ISP器件设计现代电路与系统PDF|Epub|txt|kindle电子书版本网盘下载
- 刘笃仁编著 著
- 出版社： 西安：西安电子科技大学出版社
- ISBN：7560611281
- 出版时间：2002
- 标注页数：314页
- 文件大小：33MB
- 文件页数：323页
- 主题词：
PDF下载
下载说明
用ISP器件设计现代电路与系统PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 现代电路与系统设计1
1.1 什么是现代电路与系统1
1.2 现代电路与系统的设计思想1
1.3 现代电路与系统的实现手段3
1.4 现代电路与系统的设计流程4
第2章 ISP技术及其器件5
2.1 ISP技术5
2.1.1 ISP技术有利于设计5
2.1.2 ISP技术有利于生产制造6
2.1.3 ISP利用了先进的E2CMOS工艺8
2.1.4 ISP应用前景广阔8
2.1.5 ISP的未来9
2.2 ISP器件9
2.2.1 ispMACHTM ispLSI？10
2.2.2 ispGDXTM sipGDSTM11
2.2.3 ispPACTM12
2.2.4 在系统可编程逻辑器件的结构13
2.2.5 在系统可编程接口与互联器件的结构14
2.2.6 在系统可编程模拟器件的结构14
2.3 ISP的实现15
第3章 高密度在系统可编程逻辑器件22
3.1 ispLSI1000/E系列（1k系列）22
3.1.1 功能结构22
3.1.2 技术指标32
3.2 ispLSI2000系列（2k系列）34
3.2.1 功能结构34
3.2.2 技术指标39
3.3 ispLSI3000系列（3k系列）44
3.3.1 功能结构44
3.3.2 技术指标50
3.4.1 功能结构52
3.4 ispLSI5000V系列（5k系列）52
3.4.2 技术指标57
3.5 ispLSI6000系列（6k系列）58
3.5.1 功能结构58
3.5.2 特性与技术指标60
3.6 ispLSI8000/V系列（8k系列）61
3.6.1 功能结构61
3.6.2 技术指标68
3.7 ispMACHTM4A系列69
3.7.1 功能结构69
3.7.2 技术指标72
第4章 在系统可编程模拟器件79
4.1 ispPAC1080
4.1.1 功能结构80
4.1.2 性能指标82
4.2.1 功能结构83
4.2 ispPAC2083
4.2.2 工作原理及有关问题说明85
4.3 ispPAC3099
4.4 ispPAC80100
4.4.1 功能结构100
4.4.2 工作原理及有关问题说明101
4.4.3 性能指标105
第5章 在系统可编程数字开关及互联器件107
5.1 ispGDS系列器件介绍107
5.2 ispGDS器件的优点及编程步骤108
5.2.1 ispGDS器件的优点108
5.2.2 编程步骤110
5.3 ispGDS的特性与指标112
5.3.1 特性112
5.3.2 指标113
5.4 ispGDX、ispGDXV系列器件114
5.4.1 ispGDX、ispGDXV的功能结构114
5.4.2 ispGDX、ispGDXV的应用领域118
5.4.3 ispGDX、ispGDXV的特性及有关技术指标120
第6章 在系统编程开发软件中用到的ABEL-HDL123
6.1 ABEL-HDL源文件格式123
6.2 编写源文件预备知识124
6.3 ABEL-HDL源文件的编写139
第7章 在系统编程开发软件中用到的VHDL147
7.1 VHDL语言的源文件结构147
7.2 编写VHDL源文件预备知识152
7.2.1 VHDL基本要素152
7.2.2 VHDL基本语句157
7.2.3 其它一些有关知识164
7.3 VHDL的层次化设计及ISP中的VHDL165
第8章 在系统编程开发软件中用到的Verilog HDL168
8.1 Verilog语言的源文件结构168
8.2 编写Verilog源文件预备知识171
8.2.1 Verilog语言基本要素171
8.2.2 Verilog语言基本语句175
8.2.3 Verilog的系统函数和任务179
8.2.4 Verilog的编译预处理181
8.3 Verilog的建模182
8.4 Verilog的层次化设计及ISP中的Verilog185
第9章 ISP Design EXPERT开发软件187
9.1 概述187
9.2 原理图输入法187
9.3 编译与仿真193
9.4 ABEL语言与原理图混合输入法199
9.5 VHDL输入和Verilog HDL输入206
9.6 另一种仿真工具ModelSim的使用209
9.7 一些问题的进一步说明212
第10章 在系统可编程模拟器件（ispPAC）的开发设计软件216
10.1 原理图输入时ispPAC的内部可组态电路216
10.2 ispPAC的编程设计组态218
10.2.1 ispPAC的增益设置方法218
10.2.2 滤波器的设计221
10.3 PAC-Designer开发软件的使用224
10.3.1 PAC-Designer软件的安装224
10.3.2 PAC-Designer软件的使用方法224
10.4 ispPAC80/81器件的开发设计229
第11章 ispGDX开发系统233
11.1 GDF文件的语法233
11.1.1 GDF文件的结构框架233
11.1.2 GDF句法234
11.2 ispGDX开发系统240
12.1 ISP DOWNLOADTM下载电缆244
第12章 ISP DOWNLOADTM下载电缆、ISP实验开发装置及编程下载244
12.2 ISP实验与开发装置248
12.2.1 开发装置的技术内容248
12.2.2 在系统可编程ISPLDES实验开发装置的实验开发功能252
12.3 在系统编程的方法与编程下载256
12.3.1 在系统编程各种产品的方法256
12.3.2 通常的在系统编程下载256
12.3.3 较多器件时的编程下载259
12.3.4 器件内容的读出与器件加密259
第13章 设计应用实例261
13.1 ispLSI设计实例261
13.2 ispGDX设计实例273
13.3 ispPAC设计实例276
13.4 系统设计与实验验证281
参考文献314