图书介绍
Verilog HDL与FPGA 开发设计及应用PDF|Epub|txt|kindle电子书版本网盘下载
- 李洪涛，朱晓华，顾陈编著 著
- 出版社： 北京：国防工业出版社
- ISBN：9787118084863
- 出版时间：2013
- 标注页数：207页
- 文件大小：12MB
- 文件页数：217页
- 主题词：硬件描述语言－程序设计；可编程序逻辑器件－系统设计
PDF下载
下载说明
Verilog HDL与FPGA 开发设计及应用PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 绪论1
1.1 EDA技术和可编程逻辑器件的发展1
1.1.1 EDA技术发展概述1
1.1.2 可编程逻辑器件发展概况4
1.2 可编程逻辑器件设计流程简介7
1.2.1 基本设计方法7
1.2.2 可编程逻辑器件设计流程9
1.3 硬件描述语言Verilog HDL与VHDL11
1.3.1 Verilog HDL简介11
1.3.2 VHDL简介12
1.3.3 Verilog HDL与VHDL的区别与联系13
1.3.4 选择Verilog HDL还是VHDL14
1.4 FPGA在雷达系统中的应用14
1.4.1 FPGA简介14
1.4.2 雷达信号处理系统简介16
1.4.3 FPGA在雷达信号处理中的应用17
思考题18
第2章 Verilog HDL语法基础20
2.1 引言20
2.2 模块（Module）的概念21
2.3 Verilog HDL语法的一些基本要素23
2.4 数据类型及常量、变量25
2.4.1 常量26
2.4.2 变量27
2.5 运算符及表达式28
2.5.1 算术运算符28
2.5.2 逻辑运算符28
2.5.3 关系运算符29
2.5.4 位运算符29
2.5.5 等式运算符31
2.5.6 缩减运算符31
2.5.7 条件运算符32
2.5.8 位拼接运算符32
2.5.9 运算符的优先级32
2.6 赋值语句33
2.6.1 阻塞赋值语句33
2.6.2 非阻塞赋值语句33
2.7 条件语句34
2.7.1 if-else语句34
2.7.2 case语句35
2.8 结构描述语句always与assign37
2.8.1 always语句37
2.8.2 assign语句40
2.9 函数（function）和循环语句（for）41
2.10 跳出“语法”看“语法”——“硬件”描述语言的另一种理解方式42
2.10.1 从硬件的角度理解Verilog HDL语法42
2.10.2 不可综合语法及其在测试向量中的应用43
思考题46
第3章 CPLD/FPGA的基本结构47
3.1 CPLD的基本结构47
3.1.1 内部结构47
3.1.2 下载方式50
3.1.3 Xilinx公司CPLD简介50
3.2 FPGA的基本结构55
3.2.1 内部结构55
3.2.2 下载方式58
3.2.3 Xilinx公司FPGA简介58
3.3 CPLD与FPGA的区别与联系68
思考题70
第4章 CPLD/FPGA设计基础71
4.1 同步与异步电路设计71
4.1.1 同步电路设计71
4.1.2 异步电路设计73
4.1.3 双向I/O接口电路设计74
4.1.4 同步与异步电路的区别与联系77
4.2 时钟、复位与临界设计——分析逻辑中的竞争、冒险以及亚稳态78
4.2.1 时钟系统的设计79
4.2.2 复位电路的设计83
4.2.3 临界设计85
4.3 有限状态机设计87
4.4 速度与资源——折中设计方案94
4.4.1 速度——并行处理94
4.4.2 资源——串行处理97
4.5 大规模FPGA的开发——模块化设计102
思考题104
第5章 FPGA在数字信号处理系统中的应用105
5.1 数的表示方法105
5.1.1 数字系统中数的二进制表示105
5.1.2 定点数和浮点数106
5.1.3 FPGA中数的表示106
5.2 加减法与乘法单元108
5.2.1 加减法单元108
5.2.2 乘法单元109
5.3 数字信号处理系统中的FPGA与DSP芯片111
5.3.1 DSP芯片介绍111
5.3.2 DSP与FPGA性能比较114
5.3.3 DSP和FPGA方案的选择115
5.3.4 新的设计思想116
5.4 数字滤波器的FPGA设计实例116
5.4.1 IIR滤波器117
5.4.2 FIR滤波器120
5.4.3 FIR滤波器与IIR滤波器的比较121
5.4.4 8阶FIR滤波器设计实例121
5.4.5 IIR滤波器设计实例124
5.5 Xilinx公司数字信号处理IP Core的应用127
5.5.1 Core Generator综述127
5.5.2 数字信号处理的IP Core129
5.5.3 FFT的IP Core调用实例131
思考题138
第6章 FPGA在雷达系统中的应用139
6.1 相关器与匹配滤波器139
6.1.1 相关器139
6.1.2 匹配滤波器140
6.1.3 相关器与匹配滤波器的关系142
6.1.4 13位Barker码相关器设计实例142
6.1.5 13位Barker码匹配滤波器设计实例143
6.2 动目标检测（MTD）145
6.2.1 动目标检测（MTD）原理145
6.2.2 动目标检测（MTD）设计实例147
6.3 恒虚警（CFAR）149
6.3.1 恒虚警（CFAR）原理149
6.3.2 恒虚警（CFAR）设计实例151
6.4 FPGA在雷达系统中的应用小结154
6.4.1 Matlab在数字信号处理中的作用154
6.4.2 雷达数字信号处理系统中FPGA设计流程155
思考题157
附录A Verilog HDL语法参考158
A.1 Verilog HDL关键词列表158
A.2 Verilog HDL编译器不支持的Verilog结构159
附录B 相关网址检索160
附录C 设计源代码161
C.1 双CPU接口的数据转换的设计161
C.2 FIR滤波器设计171
C.3 FIR滤波器Testbench设计174
C.4 IIR滤波器设计175
C.5 IIR滤波器Testbench设计178
C.6 13位Bark码相关器设计179
C.7 13位Bark码相关器测试向量Testbench设计182
C.8 13位Bark匹配滤波器的设计184
C.9 13位Bark码匹配滤波器测试向量Testbench设计191
C.10 动目标检测（MTD）算法设计192
C.11 动目标检测（MTD）算法测试向量Testbench设计196
C.12 回波消除电路设计198
C.13 恒虚警（CFAR）算法设计201
C.14 恒虚警（CFAR）算法测试向量Testbench设计205
参考文献206