图书介绍
图说VHDL数字电路设计PDF|Epub|txt|kindle电子书版本网盘下载
- 王振红编著 著
- 出版社： 北京：化学工业出版社
- ISBN：9787122037343
- 出版时间：2009
- 标注页数：145页
- 文件大小：15MB
- 文件页数：153页
- 主题词：硬件描述语言，VHDL－程序设计－图解；数字电路－电路设计－图解
PDF下载
下载说明
图说VHDL数字电路设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 VHDL的数据和表达式1
1.1 VHDL程序的特点2
1.2 VHDL程序的基本结构3
1.2.1 库说明3
1.2.2 实体说明4
1.2.3 结构体说明5
1.3 VHDL的数据6
1.3.1 基本标志符6
1.3.2 数据对象6
1.3.3 数据类型8
1.4 VHDL的表达式10
1.4.1 逻辑运算符11
1.4.2 算术运算符11
1.4.3 关系运算符12
1.4.4 并置运算符13
1.4.5 操作符的运算优先级13
第2章 VHDL的顺序描述语句15
2.1 信号赋值语句和变量赋值语句16
2.2 if语句16
2.3 case语句21
2.4 for loop循环语句22
2.5 null语句24
第3章 VHDL的并行描述语句26
3.1 进程语句27
3.1.1 进程语句的敏感信号表27
3.1.2 进程语句的启动28
3.1.3 进程语句的同步28
3.2 并发信号赋值语句30
3.3 条件信号赋值语句33
3.4 选择信号赋值语句35
3.5 元件例化语句37
3.6 生成语句42
第4章 VHDL的时钟信号描述方法47
4.1 时钟信号的VHDL描述方法48
4.1.1 时钟边沿的描述48
4.1.2 时序电路中进程敏感信号是时钟信号49
4.2 时序电路中复位信号的VHDL描述方法50
4.2.1 同步复位50
4.2.2 异步复位51
第5章 VHDL的有限状态机的设计53
5.1 有限状态机的基本概念54
5.2 一个Moore型有限状态机的设计实例54
第6章 VHDL数字电路设计实例63
6.1 门电路VHDL程序设计64
6.1.1 与非门电路64
6.1.2 二输入或非门电路69
6.1.3 二输入异或门电路70
6.1.4 反向器门电路72
6.1.5 三态门电路73
6.1.6 单向总线缓冲器74
6.1.7 双向总线缓冲器75
6.2 组合逻辑电路VHDL程序设计76
6.2.1 监视交通信号灯工作状态的逻辑电路76
6.2.2 8线-3线编码器78
6.2.3 8线-3线优先编码器79
6.2.4 二-十进制编码器82
6.2.5 译码器（3线-8线）83
6.2.6 二-十进制译码器86
6.2.7 BCD七段显示译码器87
6.2.8 代码转换电路89
6.2.9 四选一数据选择器92
6.2.10 八选一数据选择器93
6.2.11 4位全加器95
6.2.12 8位加法器97
6.2.13 多位数值比较器99
6.3 触发器VHDL程序设计100
6.3.1 RS触发器101
6.3.2 主从JK触发器102
6.3.3 D触发器104
6.4 时序逻辑电路VHDL程序设计106
6.4.1 寄存器106
6.4.2 双向移位寄存器107
6.4.3 串行输入并行输出移位寄存器109
6.4.4 循环移位寄存器110
6.4.5 4位同步二进制计数器111
6.4.6 单时钟同步十六进制加／减计数器113
6.4.7 双时钟同步十六进制加／减计数器115
6.4.8 同步十进制加法计数器119
6.4.9 单时钟同步十进制可逆计数器120
6.4.10 异步二进制加法计数器122
6.4.11 同步100进制计数器124
6.4.12 同步29进制计数器127
6.4.13 顺序脉冲发生器129
6.4.14 序列信号发生器131
6.4.15 用状态机方法设计十三进制计数器132
6.4.16 串行数据检测器135
6.4.17 能自启动的七进制计数器137
6.4.18 能自启动的3位环形计数器139
6.4.19 用状态机方法设计十进制减法计数器140
参考文献143