计算机组成与系统结构PDF|Epub|txt|kindle电子书版本网盘下载

计算机组成与系统结构PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

1 计算机组成与系统结构综述1

1．1 概述1

1．1．1 计算机的基本组成1

1．1．2 计算机语言和编译器2

1．1．3 计算机组成和系统结构5

1．1．4 处理机构成和工作过程7

1．2 一些基本术语的定义8

1．3 计算机发展简史9

1．3．1 早期的机械计算机9

1．3．2 20世纪30年代的机电计算机10

1．3．3 电子计算机时代10

1．4 计算机的性能评价16

1．5 本书各章内容简介17

1．6 习题20

2 逻辑电路设计基础22

2．1 组合电路22

2．1．1 逻辑门22

2．1．2 布尔代数24

2．1．3 卡诺图化简26

2．1．4 Quine-McCluskey化简方法29

2．2 组合电路应用实例32

2．2．1 一位加法器设计32

2．2．2 译码器设计33

2．2．3 编码器设计34

2．2．4 多路选择器设计35

2．2．5 移位器设计36

2．3 时序电路38

2．3．1 D锁存器38

2．3．2 D触发器39

2．3．3 J-K触发器40

2．3．4 寄存器40

2．3．5 移位寄存器43

2．4 时序电路设计44

2．4．1 有限状态机理论45

2．4．2 七段显示十进制数双向计数器设计46

2．5 习题50

3 计算机算法和算法电路实现54

3．1 各种数据类型的二进制表示54

3．1．1 无符号整数54

3．1．2 小数55

3．1．3 负数56

3．1．4 浮点数58

3．2 加减运算和快速加法器设计60

3．2．1 补码的加减运算60

3．2．2 快速加法运算63

3．3 乘法和高速乘法算法及电路66

3．3．1 无符号整数乘法及电路66

3．3．2 高速乘法算法及电路67

3．4 除法和快速除法电路72

3．4．1 一般的迭代算法及其电路72

3．4．2 SRT除法算法76

3．4．3 Newton-Raphson除法算法79

3．5 开方算法及电路实现80

3．5．1 手算开方算法80

3．5．2 Newton-Raphson开方算法82

3．5．3 SRT冗余开方算法83

3．5．4 非冗余开平方算法及电路实现83

3．6 习题89

4 计算机指令构成和寻址方式91

4．1 指令系统概述91

4．2 操作数类型95

4．2．1 数字95

4．2．2 字符96

4．2．3 数据在存储器中的存放98

4．2．4 Pentium数据类型98

4．2．5 SPARC数据类型100

4．3 指令类型100

4．3．1 算术运算类型101

4．3．2 移位操作类型103

4．3．3 存储器访问类型103

4．3．4 转移控制类型104

4．3．5 浮点运算类型105

4．3．6 Pentium指令类型105

4．3．7 SPARC指令类型105

4．4 寻址方式111

4．4．1 立即数寻址方式112

4．4．2 直接寻址方式112

4．4．3 间接寻址方式112

4．4．4 寄存器寻址方式112

4．4．5 寄存器间接寻址方式113

4．4．6 偏移量寻址方式113

4．4．7 自动增量/减量寻址方式113

4．4．8 Pentium寻址方式114

4．4．9 SPARC寻址方式115

4．5 指令格式116

4．5．1 指令格式的选择116

4．5．2 Pentium指令格式118

4．5．3 SPARC指令格式120

4．6 习题123

5 处理机设计——数据路径和控制部件126

5．1 处理机的基本构成126

5．2 ALU的设计128

5．2．1 算术逻辑运算电路128

5．2．2 运算标志位的产生129

5．3 寄存器堆的设计130

5．4 处理机的数据路径132

5．4．1 取指令电路132

5．4．2 算术逻辑操作电路133

5．4．3 存储器访问电路135

5．4．4 转移控制电路138

5．4．5 总体数据路径139

5．5 单周期处理机的控制部件设计140

5．5．1 控制信号定义141

5．5．2 处理机执行指令的步骤142

5．5．3 控制信号的产生144

5．5．4 单周期处理机的缺点147

5．6 多周期处理机的控制部件设计149

5．6．1 多周期处理机总体电路149

5．6．2 处理机执行指令的5个周期150

5．6．3 状态转移图及状态转移表156

5．6．4 输出控制表160

5．6．5 多周期处理机的性能164

5．7 微程序控制164

5．7．1 微程序控制电路结构165

5．7．2 微指令字段定义165

5．7．3 微程序设计167

5．8 异常事件处理173

5．8．1 异常、陷阱和中断173

5．8．2 异常事件处理173

5．9 习题177

6 流水线处理机及其设计181

6．1 引言181

6．2 流水线处理机的数据路径184

6．2．1 流水线级184

6．2．2 流水线各级的操作187

6．3 流水线处理机的控制191

6．3．1 算术操作和存储器访问控制192

6．3．2 流水线转移指令控制200

6．3．3 流水线各级信号的产生204

6．4 结构相关及解决方法205

6．5 数据相关及解决方法208

6．5．1 数据相关问题208

6．5．2 暂停数据相关流水线209

6．5．3 提高流水线处理机的性能——内部前推213

6．5．4 处理load指令——暂停与内部前推相结合217

6．6 转移相关及解决方法219

6．6．1 转移相关问题219

6．6．2 暂停流水线220

6．6．3 假定转移不发生221

6．6．4 延迟转移222

6．7 异常事件处理223

6．8 习题225

7 存储器及其设计229

7．1 存储器概述229

7．1．1 存储器外部特性229

7．1．2 存储器性能参数230

7．1．3 存储器类型231

7．1．4 计算机存储层次231

7．2 静态存储器SRAM结构设计232

7．2．1 一位存储单元结构和一维存储阵列232

7．2．2 二维存储阵列234

7．2．3 静态存储器时序236

7．3 多端口SRAM结构设计237

7．4 动态存储器DRAM结构设计238

7．4．1 单管动态存储单元238

7．4．2 行地址选择和列地址选择240

7．4．3 动态存储器读写时序241

7．4．4 动态存储器刷新时序242

7．4．5 特殊访问方式的动态存储器244

7．5 只读存储器245

7．5．1 MROM245

7．5．2 PROM246

7．5．3 EPROM246

7．5．4 EEPROM247

7．5．5 FLASH EPROM247

7．6 存储器扩展248

7．6．1 存储器位扩展248

7．6．2 存储器字扩展248

7．6．3 存储器位/字扩展250

7．7 处理机与存储器模块的连接251

7．7．1 存储器模块接口251

7．7．2 多存储器模块的地址映象252

7．7．3 多存储器模块的交叉访问253

7．8 习题254

8 输入输出系统256

8．1 外部设备256

8．1．1 显示器256

8．1．2 键盘和鼠标258

8．1．3 打印机259

8．1．4 硬盘261

8．2 输入输出接口261

8．2．1 I/O总线和I/O接口262

8．2．2 分开的I/O空间和存储器映象的I/O空间262

8．2．3 I/O接口举例263

8．3 异步数据传输263

8．3．1 单向选通控制264

8．3．2 双向握手信号265

8．3．3 异步串行数据传输266

8．3．4 异步通信接口266

8．3．5 先进先出队列268

8．4 I/O传输控制方式270

8．4．1 I/O程序查询271

8．4．2 I/O中断272

8．4．3 直接存储器访问DMA272

8．5 优先级中断272

8．5．1 Daisy-chain优先级273

8．5．2 并行优先级中断274

8．6 直接存储器访问DMA275

8．6．1 DMA控制器276

8．6．2 DMA传输277

8．7 出错检测和纠正278

8．7．1 奇偶校验278

8．7．2 海明码279

8．7．3 循环冗余校验282

8．8 习题283

9 存储器层次设计——CACHE和虚拟存储器285

9．1 存储器层次概述285

9．1．1 三级存储层次285

9．1．2 CACHE和虚拟存储器的性能288

9．2 CACHE结构设计289

9．2．1 直接映象CACHE结构289

9．2．2 全相联映象CACHE结构292

9．2．3 组相联映象CACHE结构294

9．2．4 扇区映象CACHE结构296

9．2．5 CACHE块替换策略298

9．2．6 CACHE写策略299

9．3 虚拟存储器及其管理300

9．3．1 虚拟存储器分段管理301

9．3．2 虚拟存储器分页管理303

9．3．3 逆向页式存储管理306

9．3．4 段页式存储管理306

9．3．5 快速地址转换TLB307

9．3．6 页替换算法308

9．3．7 存储保护308

9．4 CACHE与TLB的结合309

9．4．1 实地址CACHE与TLB309

9．4．2 虚地址CACHE与TLB311

9．4．3 用虚地址CACHE取代TLB312

9．5 习题314

10 浮点处理机设计316

10．1 浮点数表示316

10．1．1 规格化浮点数和特殊浮点数316

10．1．2 表数范围和表数精度317

10．1．3 特殊浮点数运算规则319

10．1．4 IEEE浮点数格式320

10．2 浮点乘法运算321

10．2．1 浮点乘法运算规则321

10．2．2 浮点乘法硬件电路322

10．3 浮点加减法运算323

10．3．1 浮点加减运算规则323

10．3．2 浮点加减硬件电路325

10．4 浮点除法运算327

10．4．1 浮点除法运算规则327

10．4．2 浮点除法硬件电路328

10．5 浮点开方运算328

10．5．1 浮点开方运算规则328

10．5．2 浮点开方硬件电路329

10．6 浮点运算精度问题330

10．6．1 警戒位330

10．6．2 舍入331

10．6．3 非规格化数332

10．7 习题332

11 指令级并行度和超标量处理机334

11．1 指令级并行度ILP334

11．2 编译器支持的ILP335

11．2．1 指令次序重组335

11．2．2 循环体展开337

11．2．3 静态寄存器重命名338

11．2．4 软件流水线338

11．3 动态指令调度339

11．3．1 SCOREBOARD调度算法340

11．3．2 TOMASULO调度算法343

11．4 减少转移损失346

11．4．1 动态转移预测和转移预测缓冲区346

11．4．2 转移目标缓冲区348

11．4．3 推测执行350

11．5 ILP处理机结构353

11．5．1 超标量处理机353

11．5．2 超长指令字（VLIW）处理机356

11．6 并行多线程处理机体系结构——PMA357

11．6．1 PMA的工作原理358

11．6．2 PMA处理机模型359

11．7 超标量处理机举例361

11．7．1 PowerPC 620361

11．7．2 MIPS R10000362

11．8 习题366

12 并行系统的互连网络367

12．1 互连网络概述367

12．2 静态网络369

12．2．1 共享总线369

12．2．2 线形阵列370

12．2．3 环370

12．2．4 二叉树370

12．2．5 二维网格371

12．2．6 超立方体373

12．2．7 n维网格374

12．2．8 k枝n维立方体375

12．3 动态网络376

12．3．1 开关元件和动态网络的分类376

12．3．2 交叉开关网络377

12．3．3 阻塞型多级立方体网络378

12．3．4 阻塞型多级OMEGA网络380

12．3．5 非阻塞型多级CLOS网络381

12．3．6 重构型多级BENES网络381

12．4 静态网络的通信延迟时间383

12．4．1 存储转发383

12．4．2 切通384

12．4．3 死锁和虚拟通道385

12．5 基本的通信操作387

12．5．1 一到多广播传送388

12．5．2 多到多广播传送389

12．5．3 一到多单独传送390

12．5．4 多到多单独传送390

12．6 习题395

13 多处理机系统396

13．1 概述396

13．2 多处理机分类397

13．2．1 集中共享存储器397

13．2．2 分布共享存储器397

13．2．3 CACHE-ONLY存储器398

13．3 多处理机互连网络399

13．3．1 总线399

13．3．2 交叉开关400

13．3．3 多端口存储器400

13．3．4 网络性能分析401

13．4 多处理机CACHE一致性402

13．4．1 监听CACHE协议403

13．4．2 目录协议406

13．5 多处理机举例410

13．5．1 总线网络SGI Challenge多处理机410

13．5．2 总线网络SUN Enterprise多处理机412

13．5．3 超立方体网络 SGI Origin 2000多处理机414

13．6 习题418

参考文献420

中文名词索引423

英文名词索引427